VHDL design representation and synthesis = VHDL设计、表示和综合

luohui5003 · 发表于 2009-7-18 15:42:11

您需要登录才可以下载或查看，没有账号？注册

x

VHDL design representation and synthesis = VHDL设计、表示和综合.rar (404.16 KB, 下载次数: 388 ) Vhdl design representation and synthesis = VHDL设计、表示和综合

zhouzhib2008 · 发表于 2009-8-1 22:33:18

3qqqq3q3q3q3q3q3

zhouzhib2008 · 发表于 2009-8-1 22:37:49

3q3q34q3q3q3

zhouzhib2008 · 发表于 2009-8-1 22:40:08

3q3q3q3q3q3q3q

Areky · 发表于 2009-8-2 19:37:54

多谢楼主了。..大家谢谢你。.........

katyusza · 发表于 2009-8-2 20:25:18

现在还是Verilog用得多一些吧
而且Verilog的语法结构比VHDL简单多了

katyusza · 发表于 2009-8-2 20:26:25

rerererererere

like027 · 发表于 2009-8-2 23:10:27

这个不错，谢谢啦

zzjiang · 发表于 2009-8-5 07:59:46

VHDL也有他的长处

zhouzhib2008 · 发表于 2009-8-5 22:39:30

3qqqqqqqqqqqqqqqqqqqqqqqqqq

站长推荐 /3