在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 81772|回复: 677

Verilog HDL数字设计与综合 夏宇闻 译 第二版 PDF格式

[复制链接]
发表于 2009-6-1 23:57:41 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
坛子里发布的都是PDG格式,这是PDF格式的

verilog hdl数字设计与综合(第二版)
国外电子与通信教材系列


作  者: (美)帕尔尼卡(Palnitkar,S.) 著,夏宇闻 等译
出 版 社: 电子工业出版社
出版时间: 2004-11-1
版  次: 1
页  数: 306
I S B N : 9787121004681



内容简介本书从用户的角度全面阐述了Verilog HDL语言的重要细节和基本设计方法,并详细介绍了Verilog 2001版的主要改进部分。本书重点关注如何应用Verilog语言进行数字电路和系统的设计和验证,而不仅仅讲解语法。全书从基本概念讲起,并逐渐过渡到编程语言接口以及逻辑综合等高级主题。书中的内容全部符合Verilog HDL IEEE 1364-2001标准。
本书适合电子、计算机、自动控制等专业的学习数字电路设计的大学本科高年级学生阅读,也适合数字系统设计工程师和已具有多年Verilog设计工作经验的资深工程师参考。


作者简介Samir Palnitkar:毕业于印度理工学院电气工程系,获得学士学位,后来在美国西雅图的华盛顿大学电气工程系获得硕士学位,接着在美国加州圣何塞州立大学获得MBA学位。目前是美国Jambo Systems公司总裁,数字系统设计领域Verilog HDL建模、逻辑综合和基于EDA的设计方法学等方面的公认权威。
夏宇闻:多年来一直从事数字逻辑和嵌入式系统的设计研究,与国际设计界有密切的技术联系。近十年来一直从事Verilog HDL的教学和设计研究工作,是国内第一本 Verilog数字系统设计教材的作用,该书受到广泛好评。




                               
登录/注册后可看大图

Verilog HDL数字设计与综合 夏宇闻译(第二版).part1.rar

3.91 MB, 下载次数: 4672 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Verilog HDL数字设计与综合 夏宇闻译(第二版).part2.rar

3.91 MB, 下载次数: 4657 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Verilog HDL数字设计与综合 夏宇闻译(第二版).part3.rar

3.7 MB, 下载次数: 5109 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2009-6-2 19:41:52 | 显示全部楼层
这个不错 有没有夏宇闻的 verilog 数字系统设计教程啊
发表于 2009-6-2 23:34:10 | 显示全部楼层
thanks a lot
发表于 2009-6-9 06:09:32 | 显示全部楼层
Thanks a lot.
发表于 2009-6-9 08:11:53 | 显示全部楼层
好东西,谢谢LZ
发表于 2009-6-9 12:58:55 | 显示全部楼层
大赞!!!正需要啊!!!!!
发表于 2009-6-25 13:13:09 | 显示全部楼层
真是好人哪!!
发表于 2009-6-25 18:57:47 | 显示全部楼层
大赞!!!正需要啊!!!!!
发表于 2009-6-25 18:59:12 | 显示全部楼层
大赞!!!正需要啊!!!!!想挣钱啊。
发表于 2009-6-25 22:47:10 | 显示全部楼层
谢谢分享..........................
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 00:50 , Processed in 0.042035 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表