在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 18052|回复: 104

串口uart的vhdl,verilog,lattic实现原码,逻辑设计的参考资料

[复制链接]
发表于 2008-11-6 20:22:51 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
串口uart的vhdlverilog,lattic实现原码,逻辑设计的参考资料

串口uart的vhdl,verilog,lattic实现原码,逻辑设计的参考资料.zip

288.18 KB, 下载次数: 955 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2008-11-13 11:20:01 | 显示全部楼层

1111111111

wwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwwww
发表于 2008-11-17 14:54:17 | 显示全部楼层
应该是个不错的资料吧,哈哈.
发表于 2008-12-2 15:33:12 | 显示全部楼层
多谢楼主提供的好资料
发表于 2008-12-2 23:44:06 | 显示全部楼层
刚看了输上的URAT例子,先下了比较学习再说。。。多谢楼组
发表于 2008-12-3 12:26:37 | 显示全部楼层
貌似不错的
发表于 2008-12-18 14:44:52 | 显示全部楼层
虽然书上看到过,但是看看大家写的有啥不一样,谢谢楼主。。。
发表于 2008-12-28 21:28:17 | 显示全部楼层
tks for share
just need it
发表于 2008-12-29 21:58:45 | 显示全部楼层
133333333333333333333333333333
发表于 2008-12-30 16:39:26 | 显示全部楼层
very well
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-26 04:49 , Processed in 0.035272 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表