在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 13126|回复: 29

谁能下到Digital System Designs and Practices: Using Verilog HDL and FPGAs

[复制链接]
发表于 2008-10-12 16:06:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
谁能下到Digital System Designs and Practices: Using verilog hdl and FPGAs
发表于 2008-10-12 18:01:18 | 显示全部楼层
我先獻醜一下,我入ic design這行一年左右最得意的事implement一個two layer arbiration ,but only have one cycle delay design for 5 port table lookup abitraion
发表于 2009-1-13 09:53:12 | 显示全部楼层
关注中。。。
发表于 2009-7-19 00:18:16 | 显示全部楼层
大家努力。
发表于 2009-8-5 13:17:36 | 显示全部楼层
I want to get it.
发表于 2010-3-10 20:44:05 | 显示全部楼层
I want to get it.
发表于 2010-4-11 00:03:13 | 显示全部楼层
这本书谁有啊 同求!
谢谢!
发表于 2010-9-30 22:59:48 | 显示全部楼层
good book
发表于 2010-11-5 09:32:38 | 显示全部楼层
me too
发表于 2011-2-11 00:06:01 | 显示全部楼层
我也在找啊。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 13:49 , Processed in 0.028078 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表