在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4658|回复: 17

[verilog新书]] Computer Architecture Handbook on Verilog HDL

[复制链接]
发表于 2008-7-30 13:35:05 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
] Computer Architecture Handbook on verilog hdl Computer Architecture Handbook on Verilog HDL.pdf (80 KB, 下载次数: 121 )
发表于 2008-8-9 15:20:31 | 显示全部楼层

不错,看看,学学

不错,看看,学学
头像被屏蔽
发表于 2008-8-18 04:39:41 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2008-8-18 12:31:35 | 显示全部楼层
怎么才80K啊
发表于 2008-8-21 13:12:10 | 显示全部楼层
:lol :lol
发表于 2008-10-3 02:16:13 | 显示全部楼层
奇怪,在亞馬遜都抓不到這種書,感謝分享。
发表于 2008-11-7 09:08:15 | 显示全部楼层
many thanks...
发表于 2008-11-7 10:36:37 | 显示全部楼层
thanks a lot
发表于 2009-11-14 14:14:29 | 显示全部楼层
由浅入深。。。。。。。。
发表于 2009-11-15 15:10:37 | 显示全部楼层
不胜感激,我正在使用FPGA嵌入式系统,使用当中总是有些莫名其妙的问题出现,不是逻辑上的错误,而是布局布线上的问题,不知道那位有这方面的例子及约束方法共享出来给俺参考参考...
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 00:54 , Processed in 0.040864 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表