在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2226|回复: 8

[招聘] MTK 成都 内推

[复制链接]
发表于 2017-2-13 11:25:13 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
LTE验证工程师

工作职责:
1.
通讯芯片的开发,利用Verilog撰写功能模块以及系统架构的RTL
2.
通讯芯片的模拟验证,利用SystemVerilog开发testbench以进行模拟验证和除错
3.
功能模块和系统架构的FPGA以及ASIC验证

任职要求:

1.
熟悉Verilog语法及ASIC设计流程

2.
熟悉UVM验证方法学

3.
熟悉基本通讯系统和SOC原理

4.
熟悉Perl,Matlab, TCL, C, C++, System Verilog, System C者尤佳


芯片设计工程师岗位职责:1.
Chip Design

任职要求:

1.
从事IC design 5年及以上;

2.
熟练掌握EDA toolsDC/Lec/Muse/STA/CDC/CCD/ CTS

3.
熟练掌握APTG规划及design 能力;

4.
熟悉chip test相关design(Mbist/Abist/Rbist)

5.
熟悉PLS/floorplan 规划优先

6.
熟悉package 相关技术优先

7.
熟悉Low power 相关check 技术,熟悉和PDanalogco-work优先;



MCU设计工程师任职要求:

1.
计算机科学或电子信息相关专业

2.
精通计算机系统架构

3.
熟练掌握SOC平台MCU内存和系统总线设计

4.
熟练掌握ASIC或者FPGA数字前端设计和验证方法,Verilog尤佳

5.
了解ASIC后端实现流程DCDFTSTA,至少有一次成功流片经验

6.
了解软硬件协同调试启动过程

以下经验优先考虑:

1. ARM CPU整合或者AXI/AHB/APB总线设计经验

2. 了解JTAG flash 相关协议

3. C/C++ 汇编语言编程经验
汇编语言编程经验


如有意愿,QQ443268712详聊.

发表于 2017-2-13 15:13:44 | 显示全部楼层
你们成都有没有模拟混合信号设计?
发表于 2017-2-13 17:20:51 | 显示全部楼层
招不招模拟版图工程师啊
 楼主| 发表于 2017-2-14 12:23:01 | 显示全部楼层
回复 2# wandola


   没有哈。只有数字前端部分.
 楼主| 发表于 2017-2-14 12:24:16 | 显示全部楼层
回复 3# 潇之南北


  没有哈,只有数字前端部分.
发表于 2017-2-16 09:37:12 | 显示全部楼层
回复 5# rayer
哦,好的,谢谢。
发表于 2017-2-18 17:16:20 | 显示全部楼层
MCU设计对工作年限的要求是多少?
 楼主| 发表于 2017-2-21 15:24:17 | 显示全部楼层
回复 7# ak47ak


   应该是没有要求哈,看能力.
发表于 2017-2-22 21:57:15 | 显示全部楼层
看上去好像很牛叉的样子哟!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 18:00 , Processed in 0.019979 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表