在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 2918|回复: 2

[求助] Non-overlapping clock genetator

[复制链接]
发表于 2016-4-1 13:40:29 | 显示全部楼层 |阅读模式
50资产
我想问一下这个电路图当中,和反向器连接的这两个电容有什么作用?另外,为什么要设计一个或非门在那里,产生的延时信号和没有延时的信号通过或非门变成了什么?谢谢 图片1.png

发表于 2016-4-1 14:07:18 | 显示全部楼层
如果不是与非门的话,那就是对信号的下降沿做一个延迟处理,再输出。
 楼主| 发表于 2016-4-1 14:20:00 | 显示全部楼层
回复 2# silverpuma

这里应该不止有延迟的功能,否则没有必要再加一个或非门,另外,你知道这两个电容的作用吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 12:57 , Processed in 0.020240 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表