设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 资源共享 › EDA资源使用讨论 › 基于Verilog的基于Verilog_HDL的UART串行通讯模块设计及 ...
返回列表 发新帖
查看: 2064|回复: 4

基于Verilog的基于Verilog_HDL的UART串行通讯模块设计及仿真

[复制链接]
EricTT
发表于 2015-10-26 23:30:23 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
基于Verilog_HDL的UART串行通讯模块设计及仿真.pdf (996.04 KB, 下载次数: 58 )
verilog

相关帖子
回复

举报

gaozhiqiang
发表于 2015-10-27 09:30:05 | 显示全部楼层
看一看，
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

tianyan_chn
发表于 2015-10-29 21:05:31 | 显示全部楼层
谢谢楼主分享
回复 支持 反对

举报

iNostory
发表于 2018-4-15 11:01:20 | 显示全部楼层
回复 1# EricTT


   看一看，
回复 支持 反对

举报

Desingman
发表于 2018-4-25 18:47:54 | 显示全部楼层
谢谢楼主分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 04:47 , Processed in 0.019966 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表