一模一样的sp文件在linux下可以跑，windows下为什么不行····

贾润东

我的程序之前一直都是linux下跑的，然后给其他人用，是在window下，然后就完全不对了程序是这样的，也很简单，就是不知道为什么window下仿真不出来。。：
**********************bsim4 transfer curve test 1000 demo*******************
.option abstol=1e-6 reltol=1e-6 post ingold

.hdl 'bsim4.va'
.include 'modelcard.nmos'
.include 'modelcard.pmos'

*.param VTHN_1 = agauss(0.107321116279, 0.0458969082017)

***********05
*.param VTHN_1 = agauss(0.35521116279, 0)
***********06
*.param VTHN_1 = agauss(0.38021116279, 0.00458969082017)
***********04
*.param VTHN_1 = agauss(0.34521116279, 0)
**********03
.param VTHN_1 = agauss(0.33721116279, 0)
*.param U00_1 = agauss(0.0184927372093, 0.0064330609165)
.param U00_1 = agauss(0.0184927372093, 0)
.param SSFACTORR_1 = 0.6895
.param UAA_1 = 4.6576e-11
.param CDSCC_1 = 1.367e2
.param RDSWW_1 = 462.5

.param Vmax = 0.3
***************************
vin in 0 Vmax
vdd upline 0 Vmax

**************************
X1n upline in 0 0 nmos L=200e-9 W=3e-6 VTH0=VTHN_1 U0=U00_1 SSFACTOR=SSFACTORR_1 UA=UAA_1 RDSW=RDSWW_1 CDSC=CDSCC_1

**************************

.dc vin -0.6 1 0.01 monte=10
.probe dc ids=par`-i(vdd)`

.end

贾润东

仿真得到的Ids都是一个值，根本不随Vgs的变化而变化，要哭了，搞不定啊

peterlin2010

回复 2# 贾润东

windows version verilogA  have bug
vc-comp ..以前跑過某些版本是有 bug .
拿 hspice example 內 resistor.va 去跑
會當在那邊 ..

linux 無此問題 .
至少發現不只一個 windows version 有這類 bug .

mintonor

能把 bsim4.va 内容贴出来吗？一起看看什么问题

贾润东

回复 4# mintonor

va文件就是网上下的，没有改过，应该没问题吧~

laf01

同样问题，求解........................