马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。
您需要 登录 才可以下载或查看，没有账号？注册
x
Vref optimization in DDR4 RDIMMs for improved timing margins
Saravanan Sethuraman 1 , Anil Lingambudi 2 , Kenneth Wright 3, Abhijit Saurabh 4 , Kyu-Hyoun Kim 5 and Dale Becker 6 Systems & Technology Group, IBM 1.2.4, Enterprise Systems & Technology Development,Bangalore, IN, {saravanans, alingamb, abhisau}@in.ibm.com I． 说明 DDR4 引入的新功能之一是PDA- per DRAM addressability, 用来帮助配置每个DRAM 颗粒的ODT 和VREF值。 DDR4 数据信号上拉到VDDQ ，而不是DDR3的VDDQ/2，参考电源VREFDQ 也由内部提供，可根据负载条件和驱动能力调整。 地址信号上拉和和DDR3一样，还是VDDQ/2，参考电源VREF CA由芯片外部提供，（不能调整？）。 DQ VREF 训练在x4,x8和x16地址模式下均可用，PDA 则只能在x4 和x8模式下可用。 x16模式下还有一个不能用的功能是”Maximum power down mode”。 校准中的IO 训练步骤现在需要支持VREF 训练，预读取训练和MPR DQ 训练。 II. DDR4 校准和VREF 训练 a)
DRAM 校准 内存接口有不同类型的校准， 包括初始化校准， 内部/外部ZQ 校准（ZQCAL），和周期性校准，本文主要讨论初始化校准。 初始化校准包含如下步骤： Write leveling DQS alignment with incoming Read DQS Read Centering (center Read DQS to ReadDQ) using the MPR (Multi-purpose Register) Write Centering (Center Write DQS toWrite DQ) Coarse Write and Read Centering (Finetuning of the above calibration results) 一般来说， VREF训练是初始化校准的一部分，且使用MPR 码型， 和写对齐算法类似。在本文提出的方法中，初始化校准使用默认的初始参考电压完成，然后再进行后VREF 校准过程，方法是用写数字什穆图和内部的MCBIST 压力码型，找到时序裕量，然后对特定的DRAM 使用最精确的VREF电压。 新老流程对比如下图：
b)
DDR4 VREF DQ 校准模式 进入VREFDQ 校准模式命令： 通过MRS（Mode Register Set）命令设置MR6 A[7] 为1（0 则关闭VREF DQ 校准模式）， MR6 A[6] 设置为0或1 选择不同范围（电压范围？），A[5：0]可设为任意值，因为这几个比特没有默认的初始设置，供应商没有指定训练模式下是否读取这几个比特的值。随后的MRS 命令是设置期望的VREF DQ值，修改A[5:0]实现。该过程时序图如下。
III . 实验和算法 a)
实验设置 略 b)
算法 图4是扫描得到DQ写时序窗口的过程。
图5是VREF DQ 训练算法流程图：
VREF 值从70% VDDR 到90% VDDR 范围， 以1%-2%的步长扫描。每个DRAM颗粒的裕量都保存在一个数据缓冲器中，correspondingto the Vref value sent through MRS command to MR6 command. 一旦VREF 设置的全部范围和相关的裕量扫描完成， 一个独特的算法开始工作， 决定每个DRAM 的最佳裕量和对于的VREF值。 该信息随后传给固件模块， 使用PDA 来设置每个RANK DRAM 相应的VREF值。 PDA 是DDR4 一个很重要的功能，使用MRS命令到MR3 来激活。通过拉低对应的DQ数据信号来选择目标DRAM 颗粒。其他DRAM 颗粒的数据信号应该保持高电平。随后VREF命令修改对应DRAM 颗粒的最佳VREF值， 这些操作都在PDA模式 完成。对每个颗粒都循环上述操作。
IV． 结果和分析 略 | 
/2 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2015-2-27 15:14:13
