在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 10160|回复: 5

[求助] PCIE逻辑电平标准

[复制链接]
发表于 2014-11-24 13:57:05 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
有没有哪位大侠可以提供一下不同信号的逻辑电平标准时什么?比如DDR的逻辑电平标准时SSTL,SDR是LVTTL,我现在想知道PCIE的逻辑电平标准有是什么呢?LVDS么?
还有像这样的不同信号的逻辑电平标准在哪里可以找到?或者直接帮我提供一些资料,谢谢了。
 楼主| 发表于 2014-11-25 10:42:16 | 显示全部楼层
没有人回答,版主呢?有木有版主啊?
发表于 2014-12-12 21:28:50 | 显示全部楼层
CML电平,大多数高速信号都采用了CML电平
 楼主| 发表于 2014-12-13 10:40:27 | 显示全部楼层
回复 3# 求走


    对呀,CML电平,在datasheet里面找到了,高速信号除了CML电平,还有其他种类的么?
发表于 2014-12-13 12:57:10 | 显示全部楼层
謝謝!!!!!
发表于 2017-1-5 21:16:03 | 显示全部楼层
回复 4# Jerry_K
还有 LVDS和LVPECL
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-8 16:43 , Processed in 0.022475 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表