关于connector pad阻抗匹配

yanxiaxie · 发表于 2014-3-18 13:34:55

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

SMA launch connector的pad是宽度是16mil，芯片管脚宽度是8到9mil（pitch是16mil），目前是采用线宽8mil，substrate 厚度4mil Rogers4350b（介电常数3.48）控制50ohm阻抗。第三层第四层分别是GND和power。顶层和底层也铺地。但是connector处的阻抗如何控制？16mil的线宽算了下阻抗大概是32ohm。有什么好办法么。我看别人有在第二层sma的pad下设了一个keepout区，所以sma pad下的第二层是没有铺铜的，然后在第三层的电源层分割出一小片GND 铜（第二层和第三层的距离约为40mil）。这样做是不是相当于16mil pad的参考平面层位第三层的GND？我用阻抗计算器算了下，connector处的阻抗还是100多啊。是我计算的方法不对么，不应该简单的以第三层作为参考平面计算阻抗？

我的工作带宽大概是10GHz，SMA connector pad长度218mil，connector到芯片端线长大概是600~700mil。中间没有过孔

另外在SIWAVE仿真中，如果想仿connector到芯片这段传输线包括pad的S参数。在pad处挖空第二层的铜，那么我在设置端口的时候如何设置才能仿到真实的S和TDR 参数？我现在是sma处的port negative设成第三层的Vcc，在芯片处的port negative设成第二层GND。这样仿出来的效果不好，不知道是否设置的原因。

希望大家指教，并且这也是一个很好的讨论topic哈。

yanxiaxie · 发表于 2014-3-19 09:47:21

贴上水木的一个回帖同步，希望这类话题能继续讨论下去。给后来学习者一些参考

水木回帖
仿真的设置不行。如果不考虑电源的去耦电容，你这样设置相当于两个port是断路。
可以只设地做参考试试先，实际应该比你这样算出来的阻抗略小

我的回帖
我后来在第三层的电源层SMA pad处割出一块GND铜皮，这样仿真的时候sma处的port negative设成第三层的GND。这样S参数仿真效果大大改善。
我的问题是，实际情况也是在第三层sma pad处割出GND 铜皮比直接铺VCC 铜皮效果好么？还是只是仿真软件不够智能导致的？
我试过SMA PAD处的port negative设在第二层稍远处的gnd，或者表层的GND。效果都不好。
刚接触高速仿真，希望大牛别见笑哈。

不无道理 · 发表于 2014-3-20 14:23:48

SMA连接器最好是做个测试板然后用网络分析仪去扫一下得到S模型再去和其它的电路匹配，光仿真是得不到准确的结果的：且不说立装和侧装的频响不同，就连外形完全一样的连接器频响也会随质量的差别而不同

10G的估计只能用侧装的SMA，因为立装的过孔会在3G附近形成一个谐振区

不无道理 · 发表于 2014-3-20 14:28:29

写了一半不小心发出去了接着说
既然SMA 连接器是必须要去测的，在设计测试板的时候，将PAD放在测试结构中，这样ＰＡＤ阻抗就有了

yanxiaxie · 发表于 2014-3-20 22:43:10

我们用的是侧装的SMA，很高质量的，大概70块钱一个，到26.5GHz。机械上比较容易焊接。

写了一半不小心发出去了接着说
既然SMA 连接器是必须要去测的，在设计测试板的时候，将PAD放在测试结构中 ...
不无道理发表于 2014-3-20 14:28

登录/注册后可看大图

不无道理 · 发表于 2014-3-21 09:24:41

70块钱...质量应该不错，不过也不能代表你可以假设那是一个完美的连接器... 另外，侧装应该不是主要因为机械容易焊接吧

重点是，你反正要测连接器，那就将PAD放到测试结构里面，即在网络分析仪测试的时候，参考面选择PAD
仿真的时候，将测得的S参数文件作为端口进行匹配。对连接器或相连结构仿真，对于电路或版图设计人员是吃力不讨好的事情。

当然，如果你们的目的就是设计连接器，那就另当别论了