在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6317|回复: 4

[讨论] ODT的端接方式

[复制链接]
发表于 2013-9-22 10:27:08 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
DDR2/DDR3的ODT端接都是采用两个阻值分别为2RTT的电阻分别上拉到VDD和下拉到地。
这样不是等效于使用阻值为RTT的电阻端接到VDD/2吗?

为什么不直接采用这种方式?而且采用前者,在任何状态下都会有电流流过两个电阻,岂不还会消耗更多的功耗?
发表于 2013-9-23 10:43:26 | 显示全部楼层
两种都可以啊,没什么大区别,后面一种需要在增加一个VDD/2的电源
 楼主| 发表于 2013-9-23 11:18:52 | 显示全部楼层




   增加一个VDD/2电源的复杂度高吗?完全可以增加一个pin输入VDD/2的电源啊
   我是觉得用上下拉端接的话,电流会比直接端接到VDD/2大很多,消耗的功耗也很显著
发表于 2013-9-24 19:09:27 | 显示全部楼层
本帖最后由 smartbear_06 于 2013-9-24 19:28 编辑

回复 1# cuizehan


    功耗这点上看,所以说LPDDR3和DDR4都只有一半的ODT了。
    多加一个VDDQ/2的电压也是系统额外增加的,而且power domain越多之间的ESD, leakage这些问题也会变得复杂。
    连接到VDDQ/2我认为也不具备在第一个T时帮助把DQ IO上的电容快速拉上来的作用,实际上一旦超过VDDQ/2就得经过channel从DRAM那边的Ron给IO充电了,Channel不理想都会让第一个T出问题,特别是高速的时候,第一T让eye 开不开
发表于 2013-12-16 10:52:08 | 显示全部楼层
现在DDR3内部的ODT是用等效的RTT上拉至VDD/2的啊。这样会降低一下幅度。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 10:35 , Processed in 0.016659 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表