Pipeline ADC中采样保持电路的运放、开关，时钟馈通和电荷注入问题

513331385 · 发表于 2012-9-17 18:52:45

您需要登录才可以下载或查看，没有账号？注册

x

Pipeline ADC中采样保持电路的运放、开关，时钟馈通和电荷注入问题...
高手些，出来指点一下迷津吧。。。

513331385 · 发表于 2012-9-17 19:02:31

自己顶

腐朽的青春99 · 发表于 2012-9-24 17:01:56

遇到同样的问题

mixasic · 发表于 2013-3-20 15:54:14

俺就知道采用栅极接反向时钟的开关补偿，请高手出来讨论

xiaoyue12 · 发表于 2013-4-3 19:47:30

现在手头做的Pipeline ADC采样电路，运放采用的是增益增强的折叠共源共栅，根据精度要求，计算的增益，采样开关采用的是普通的nmos开关，但是栅压控制增加了常数栅压电路，针对电荷注入，增加了一个dummy管。我也是小菜，不知道有没有用。

513331385 · 发表于 2013-5-3 20:31:59

回复 5# xiaoyue12

谢谢回复。现在搞得差不多了。这个得看速度了，只用NMOS管的话时间常数会较大，同时线性度不会很好，因为你的衬底必须接最低电位。不知道你的采样保持电路用的什么结构，做得怎么样了？
我使用的是电容翻转型采样保持电路，现在遇到了很棘手的问题就是运放输入端共模很差。

siruitangguo · 发表于 2013-8-26 09:15:58

还是一头雾水啊完全搞不懂这部分

epicyun · 发表于 2013-8-29 15:48:49

回复 5# xiaoyue12

居然是你~爱国同志

greatdilly · 发表于 2013-11-14 14:47:52

互补CMOS开关+dummy开关，还是会有电荷注入和时钟馈通，积分输出还是有些偏差
请问有什么解决办法吗？

Doooog · 发表于 2017-3-23 16:34:23

回复 9# greatdilly

请问您这个问题这该怎么解决？。真心求教。几句都好。

[讨论] Pipeline ADC中采样保持电路的运放、开关，时钟馈通和电荷注入问题