ALTERA的PCIe硬核使用求助，谢谢！

fpga20307 · 发表于 2013-3-17 17:51:37

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我用ALTERA的stratix 4，在QUARTUS II 11.1中生成了PCIe硬核，为lagacy endpoint。目前和TI的DSP通信中，FPGA作为从端，DSP能够对FPGA进行MEMERY的写操作和回读操作。现在，FPGA需要作为主端、主动对DSP进行读取数据，我应该怎么做？前提是不改变FPGA的
lagacy endpoint模式，谢谢大家！

ysdx · 发表于 2013-3-29 09:53:05

这个只需要在FPGA里面弄就好了。如果你用了AVALON总线挂的PCI-E，弄一个MASTER就好啊。

felix_ms · 发表于 2013-4-1 16:15:26

由DSP告诉FPGA，FPGA可以访问的地址是哪里，然后由FPGA内部通过PCIe接口发向对相应地址的MRd、MWr类型的TLP报文，DSP会将MWr中的数据写入相应位置，也可以将相应位置的数据通过Cpld报文返回给FPGA。

不知道我说清楚了没有。

fpga20307 · 发表于 2013-4-8 21:14:06

回复 2# ysdx

谢谢答复！～能否详细点？

fpga20307 · 发表于 2013-4-8 21:17:28

回复 3# felix_ms

呵呵，很感谢你的回答！就是说，我要先知道DSP的总线、BAR等等信息，然后将这些信息封装在TLP包头，然后我直接进行MRD\MWR等事物即可？
那我需要改变ip核的ENDPOINT形式么？

ysdx · 发表于 2013-4-10 09:57:50

你先告诉FPGA可以访问的地址空间。然后MASTER模块直接往这个空间写就好。因为这个空间实际上是映射到AVALON总线地址空间的。

leebt · 发表于 2014-4-15 14:25:46

回复 2# ysdx

兄弟，能否说详细点，我现在也是在希望通过PC机和FPGA的PCIE硬核进行通信，参照文档中可以使用QSYS来生成该硬核，并能生成对应的memory，现在我是用PCI_TREE这个软件没有检测到PCIE的设备，请问这个该怎么弄？

leebt · 发表于 2014-4-17 15:58:44

回复 1# fpga20307

兄弟，我现在也在学习使用altera的PCIE，作法其实不是很复杂，只是用PCIE和PC机进行通信，目前使用PCI_TREE和PCISCOPE这两个软件都没有检测到PCIE的硬件，根据SIGNAL_TAP抓取的波形观测，发现系统工作状态一直都在detect
_quiet-> detect_active->polling_active->detect_quiet循环，请问你有见过这个现象吗？

[求助] ALTERA的PCIe硬核使用求助，谢谢！

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2



EETOP诚邀模拟IC相关培训讲师	创芯人才网--重磅上线啦！