在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 3761|回复: 8

[求助] 一个升压芯片的配置电容看不明白,请大家指点一下

[复制链接]
发表于 2012-3-16 22:35:42 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
其中的Cout的4*10uf是什么意思
是4到10uf之间都可以嘛,谢谢 12801061664c4cdeb6699ce.jpg
发表于 2012-3-17 17:18:55 | 显示全部楼层
4颗并联吧
 楼主| 发表于 2012-3-18 09:49:37 | 显示全部楼层
多谢了!
发表于 2012-3-23 21:41:14 | 显示全部楼层
4个并联。。。。。。。。。。
发表于 2012-3-23 21:48:08 | 显示全部楼层
不是很懂。。。。。
发表于 2012-5-6 10:35:43 | 显示全部楼层
四个并联,减小阻抗,这样是有利于减小输出纹波的!
发表于 2012-5-7 22:34:01 | 显示全部楼层
本帖最后由 weizilin 于 2012-5-7 22:43 编辑

升压拓扑,输入电流纹波大,需要大的输出电容进行滤波。
发表于 2012-5-8 13:56:15 | 显示全部楼层
回复 7# weizilin


    4 pcs of 10uF capacitors, parallel together to get lower ESR.
发表于 2012-5-11 23:46:26 | 显示全部楼层
4个并联减小ESR电阻
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-25 08:53 , Processed in 0.024323 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表