250MHZ 10bit Pipeline ADC 的初步结果

wangxy001_hfut

牛逼啊

wangxy001_hfut

牛逼啊

lwjbh

没有noise的sndr，请问一下你的第一级电容多大？

_Ryu

   

原帖由 fuyibin 于 2009-4-7 20:22 发表

                               
登录/注册后可看大图

终于把ADC的电路基本做完了
跑了些simulation，结果还行
不过原来目标的20mA现在已经大大超标了，都到34mA了，还好boss不究
由于没有经验，没能进行充分完整的估计
现在回顾起来，20mA做出来250MHz 10bit ADC 还 ...

恭喜恭喜。做完后还是好好休息放松一下好。下面还有测试什么吧？
关于以下的问题，不知道可否在允许的范围内介绍一下，也让大家学习学习
1， 最后的结构，例如cap的选取以及scaling，各段power什么的。
2， 功耗上，简单计算的话似乎20mA也够了。主要是那部分导致最后电流超标呢
3，simulaition上<10MHz 的信号，SFDR都<80dB的话，感觉是有些低。
    是工艺的因素吗？能说说你的看法吗？
    不知道到底是S/H还是后段的影响大呢？不知道有没有具体的分析或仿真？
4， 关于clock，你输入的clock至少是250MHz,再clock的输入上，你有什么考虑吗？
    是differential还是single-ended?如果是差分的话，吃的电流也不小吧？
    如果是single-ended的话，这样做反射什么是怎么考虑的呢？
5，关于输出，parallel digital output or LVDS？

bitcat

   

原帖由 fuyibin 于 2009-4-9 14:05 发表

                               
登录/注册后可看大图

对于ADC来说，工艺可能不是越先进越好咯
就拿我现在做的，65nm process电压只有1V，voltage margin 非常紧的
做full scale = 1V很困难，而且opamp的open loop gain也不足够高
1.8V power是比较合适的，可以做 ...

请教一下，为什么65nm cap 的mismatch会好很多？

navy_wuhaijun

顶，这里有谁已经成功流片10位或者12位的？

ipmsn5

学习中，，PFPF。

赶紧lay吧，LZ，我都想看 你的silicon结果了。

我觉得34ma不大阿，觉得还很low power，呵呵

dylan_uestc

强人呀，拜膜学习中~

abonic

回复 1# fuyibin

NICE

居里先生

回复 35# fuyibin


   自己画吧。好不容易做出来的东西，自己画画版图会放心一点