北国孤月的个人空间 https://blog.eetop.cn/1539046 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

《深入浅出玩转数字后端》---2.数字后端需要准备的一些数据

热度 16已有 5195 次阅读| 2019-3-30 22:33 |个人分类:深入浅出玩转数字后端|系统分类:芯片设计| 数字后端, innovus

PR的开始从initial design开始,initial 顾名思义就是初始化,开始的意思,这个阶段需要准备至少下面几个数据:

1.电源地的名字,例如你design 里面有两个电源VDD1 VDD2 ,一个地VSS. (这个在initial stage 也不一定要全的,但是最好有一个电源,一个地;后面我们有办法修改电源地的名字)

2.你设计的名字,也就是你写代码的top的名字,例如A53_top

3.lef 文件.

lef 文件可以基本分成两类:tech lef  cell lef.

tech lef就是定义包含一些工艺信息,例如DRC rule net default 宽度,间距,最大最小面积,密度等.

cell lef 里面主要定义了一些cell 的信息,例如 一个 LVT 驱动能力为2的触发器,这cell lef 一般会定义 它属于 CORE (Innovus 里面std cell 属性的cell都属于CORE); 这个cellsite 名字,也就是这种cell place 的时候,需要放在什么名字的site 上面;cell 的大小,通过 x 宽定义; 还有 这个cellpin, pin在第几层上,相对于 cell 原点的坐标;还有cell OBS 也就是cell blockage.

4.综合后的网标文件 – netlist

我们写好的RTL 通过DC 或者DCG 综合后的网标文件

5.时序约束文件 -- sdc 文件

里面定义了densign 的时序约束,例如clock, clock uncertainty , max_tansition,

6.时序库文件 – lib 文件

PR工具在优化时序的时候,所有的cell delay, cell cap 等都是通过lib 文件查找计算得到的,后面我们跑PT用的db 文件也可以通过lib 转化而来。

7.qrc tech file

PR工具计算net delay 的时候,就需要这个文件,这个文件里面定义了一些每层layer的时序信息,用来计算net delay.

8.don’t use list

有一些cell 驱动能力太小,或者特性不好,我们需要在design禁用它们

9.don’t touch list

网表netlist里面有一些cell 功能上分析是没用的,所以PR工具会优化掉,但是其中有一些celldesigner 专门加入的dummy cell 有特殊用途,需要保留下来,所以我们通过don’t touch 掉,让PR工具不能优化删除掉这些cells.

 

7

点赞

刚表态过的朋友 (7 人)

发表评论 评论 (6 个评论)

回复 iandc 2019-3-31 16:39
写的不错
回复 dongdong2016 2019-4-1 16:03
写得太贴近实际工作,不熟啊,再从大的层面引向这里吧
回复 普雅花 2019-4-9 16:21
感谢,感谢,静待下一篇
回复 hehuachangkai 2019-4-22 13:27
看看先。凡是能在论坛留下宝贵经验的,都值得尊敬
回复 不会水的鱼 2019-5-22 13:58
期待下一篇,能说说从模拟后端怎么转向数字后端
回复 sgj821 2019-8-13 17:17
geng xin you dian  man  a

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 20

    粉丝
  • 2

    好友
  • 8

    获赞
  • 10

    评论
  • 访问数
关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-20 13:21 , Processed in 0.030147 second(s), 20 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部