在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] ASIC设计理论与实践——RTL验证、综合与版图设计 新人帖 attachment  ...2345 ali_sun 2022-9-12 497064 Ethan7576 前天 10:56
[讨论] USB/PCIe/SerDes/MIPI/DDR/HBM交流~ 新人帖 桃灰灰 2024-3-8 4267 a582134530 前天 09:04
[讨论] DDR的命令调度遵循什么原则?? New scutlee 6 天前 1104 a582134530 前天 09:01
[讨论] DDR 的ECC能纠正单bit错误,那么多bit错误呢 New scutlee 6 天前 7211 a582134530 前天 08:59
[讨论] DRAM cell 到底有多大?? New scutlee 3 天前 1112 A1985 3 天前
[求助] MIPI开发求助 attach_img sugarlovestudy 2024-3-2 11273 yan7317@qq.com 3 天前
[求助] 求助大神,关于ICG的问题 attach_img wangyu135792 2018-7-7 64770 darlingwqm 3 天前
[求助] DDR4的DLL到底有什么用 attach_img  ...2 zlllz120 2016-9-1 1310264 yojam 3 天前
[求助] 请问电流型灵敏放大器跟电压型灵敏放大器工作原理的具体区别  ...234 liwenkuill 2014-9-1 328292 balam2017 3 天前
[求助] 关于dc设计中如何实现两个组合电路的输出数据同时就绪 New frostbitegbk 5 天前 2110 harry_hust 3 天前
[原创] Verilog:挑出一个数组中的非零数据并按原顺序排列 新人帖 刘中凯lzk 2020-11-23 72812 小兔子宝宝哒 3 天前
[讨论] DDR 怎么时序约束 New scutlee 6 天前 3125 jinfeier 3 天前
[资料] 画数字时序图的visio库 attachment  ...23456..8 xcan2012 2022-1-25 7012832 john.jiang 3 天前
[求助] 关于dc综合 attach_img New frostbitegbk 6 天前 6171 frostbitegbk 4 天前
[原创] 【xilinx DDR3 初探2】黑金A7101 DDR3代码解读 attach_img 南竹轩 2020-2-24 53362 zimoji 4 天前
投票 [统计] 10年以上芯片设计薪酬  ...2 Backer 2022-11-14 115632 mrhe1982 4 天前
[求助] 哪里有FPU和DSP的培训班啊? New orientview 4 天前 0168 orientview 4 天前
悬赏 [原创] IC设计方向选择(SOC和IP) - [悬赏 20 信元资产]  ...234 l6557088 2021-9-8 356943 xuyifan 5 天前
[求助] 怎么生成BT9格式的trace? 新人帖 庞三佰 2024-3-18 295 cwandzp 5 天前
[原创] verilog实现独热码转二进制函数 新人帖 attach_img wangjingyun 2021-7-26 42751 wuseqqrxy 5 天前
[求助] dc中用report_lib只返回1 frostbitegbk 2024-3-16 2125 frostbitegbk 5 天前
分享两个强大的linux命令 attachment  ...23 vcforever 2008-12-6 297708 ic886 6 天前
[求助] DC的相关问题 attach_img nullptr 7 天前 6158 nullptr 6 天前
[求助] 報歉 可能離題 u盤 買不到9pin的材料 懇請幫忙猜測U盤控制器原理 attach_img New eisbergeisberg 6 天前 3106 omnik 6 天前
[求助] ptpx怎么设置输出不同功耗类型的命令 新人帖 attach_img kgym 2024-3-21 2152 kgym 6 天前
[原创] 如何学好数字IC前端设计 新人帖 战绽 2024-3-14 8341 皖南坤势 6 天前
[求助] 请问一下这个SRAM 的Write Driver 新人帖 New yyyyu 6 天前 052 yyyyu 6 天前
[讨论] DDR PHY的clock latency有什么要求不?? New scutlee 6 天前 077 scutlee 6 天前
[讨论] 回片之后测试都遇到什么问题?? New scutlee 7 天前 0146 scutlee 7 天前
[原创] 求DDR3 仿真环境 支持AXI&AHB访问 QQ 3564625112 New levan000 7 天前 0127 levan000 7 天前
[原创] 有没有人分享下加密RTL的Candence public key attach_img lailee 7 天前 3211 student321 7 天前
[求助] 谁能给一个identify rtl debug 2019.03-SP1 版本的identify安装包 新人帖 liuyu_001 2023-11-3 1358 active 7 天前
投票 [调查] 平时在工程设计中 Xilinx的FPGA 常用,还是使用 Altera的FPGA 常用?  ...23456..25 hongbutiao 2012-11-27 248104865 quakewangtao 7 天前
[讨论] 看到以前的一个笔试题,没有思路,求讨论 attach_img  ...2 zylxzxcyz 2015-8-3 173654 FrozenlipX 7 天前
[求助] 求IEEE paper attachment kk2009 7 天前 4133 warewise6836 7 天前
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 20:22 , Processed in 0.019478 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块