数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 12 |主题: 30071|排名: 12

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

123 4 5 6 7 8 9 10 ... 860 / 860 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[原创] [原创] USB3.0软核，打破Xilinx 无USB3.0不足限制 ...2	TimChern 2022-6-16	152484	bt6767ak 前天 03:47
[资料] Vim UVM Snippets	AlvinRolling 2024-1-17	1385	3almap 前天 00:20
[转贴] 跨时钟域处理--最终详尽版【转载加收藏】 ...2 3 4 5	王钰 2020-12-18	4514383	爱飞的鸟 3 天前
[讨论] OR New	fangwang85 4 天前	3161	kk2009 3 天前
[资料] 分享Cadence XCELIUMMAIN_18.03.001 ...2 3 4 5 6..11	504472832 2018-4-16	10945403	mylihua 3 天前
[求助] 求教上华0.5um工艺库怎么安装？	梦一直听不懂 2013-5-3	93308	D.BY 3 天前
[求助] 求助！！！！vivado选fpga时，这个型号中的civ是什么意思！ - [已解决]	kaw1 2023-5-13	81282	kaw1 3 天前
[原创] 最全Synopsys DC综合流程教程附DC综合脚本 ...2 3 4 5 6..9	1581689220 2020-2-26	8220860	on123ls 3 天前
[讨论] 对于1bit信号,例如复位信号取反，使用 ~ 还是 ! ...2 3 4 5	PayPal 2022-7-22	458358	jl1374141105 3 天前
[原创] 用FPGA实现简单的UDP/IP通信 ...2 3 4 5 6..19	dogbear2245 2017-1-16	18173579	zxr789 4 天前
[求助] 求助！cadence的simvision中的波形如何设置成2进制的？	大容子 2024-3-14	3154	大容子 4 天前
[资料] Verilog超详细教程 ...2 3 4 5 6..32	zxopenwgb 2016-9-18	31770237	seayang811 4 天前
[讨论] 异步复位同步释放和软复位 New	scutlee 4 天前	0114	scutlee 4 天前
[原创] low power RTL 设计优化 ...2 3 4 5 6..30	yaya126 2017-9-9	295125357	ty_xiumud 4 天前
[讨论] 数字设计的你们都在用什么编辑器做coding呢 ...2 3	茶艾 2023-11-22	212158	murphy522 4 天前
[讨论] 如果用到时钟的下降沿会有什么影响？？？	scutlee 2024-4-10	6232	xhopo 4 天前
[讨论] 问个问题，1个clock和两个经过PLL产生的clock ...2	scutlee 2024-4-11	12239	xhopo 4 天前
[讨论] 假如芯片只有一个PLL，又要做clock gate New	scutlee 4 天前	4235	EEDong 4 天前
[求助] 烧录失败 New	spring_biubiu~ 4 天前	063	spring_biubiu~ 4 天前
[资料] New Crack MentorGraphics HDS_2021、Precision 2020、Modelsim 2021、QuestaSim 2021 ...2 3 4 5 6..7	ricvadim 2022-1-31	6511189	yuanwolf2008 4 天前
[原创] ip交流 ...2 3 4 5 6..23	Beninggg 2023-8-7	2225595	Beninggg 4 天前
[原创] Xcelium/Jaspergold License ...2 3 4 5 6..15	dogor1 2019-4-19	14643306	eng_moh 4 天前
[资料] 求s家cxl ip的databook~ - [已解决] ...2	lanren001 2022-3-28	122515	wang21202 5 天前
[原创] 最近写了一个psram controller	whatismoney 2024-1-15	3490	A-tian 5 天前
[调查] Altera Quartus你在用哪个版本？你认为最稳定的版本？ ...2 3 4 5 6..14	vistaman 2014-9-25	14057888	andrew10 5 天前
[求助] ！！求Verilog中case功能的综合优化算法！！ New	YYTS 5 天前	1134	YYTS 5 天前
[求助] 求助 HBM2 High Bandwidth Memory JESD235B/JESD235C spec - [悬赏 100 信元资产] ...2	tonyho0119 2020-5-29	135564	franklu1227 5 天前
[资料] 2015_Formal_Verification_An_Essential_Toolkit_for_Modern_VLSI_Design New	思慕悟言 6 天前	0120	思慕悟言 6 天前
[原创] 如何学好数字IC前端设计 ...2	战绽 2024-3-14	14523	战绽 6 天前
[求助] 如何自动对异步fifo进行功能验证？	钢铁孙 2017-4-4	53380	亮晶晶~ 6 天前
[求助] 数字芯片新工艺评估流程	zhx_sm 2023-2-6	2903	FrozenlipX 7 天前
[求助] spyglass 做nlint分析为什么不报位宽不匹配？	janlesion 2022-9-21	71911	IC求知者 7 天前
[求助] 求助实现一个公式的计算	yl_070 7 天前	2159	yl_070 7 天前
[求助] 静态时序检查函数$skew的输入Limit在不同仿真平台有何限制要求	zhangyu_sh 2024-4-2	2139	zhangyu_sh 7 天前
[讨论] 每个RTL文件都要加timescale吗？	scutlee 2024-4-10	3203	kk2009 7 天前

123 4 5 6 7 8 9 10 ... 860 / 860 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 12 |主题: 30071|排名: 12

快速发帖

站长推荐 /3