设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (138) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 30069|排名: 12 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
悬赏 [求助] 求助Ubuntu 22.04 中 VCS 2018.09-SP2遇到undefined reference to `pthread_yield\'的错误 - [悬赏 60 信元资产]  ...23 中文行吗 2022-5-23 264834 cyxavier 2024-1-19 21:54
[求助] Xilinx Vivado 18.3 DDR3 MIG IP with AXI4 interface 写入功能错乱 新人帖 attach_img 矿工联盟盟主 2024-1-15 6445 矿工联盟盟主 2024-1-19 15:38
[资料] 【2016-Apr/May】Military Embedded systems attach_img  ...2 子幽墨雨 2016-6-20 145099 im.leo 2024-1-19 12:15
[资料] FPGA入门资料 attachment John8023 2016-9-24 22658 liguchu 2024-1-19 11:32
[求助] modelsim中全局宏定义如何设置 xdf666 2024-1-18 1300 liuguangxi 2024-1-18 20:57
[资料] An Overview of DPD Algorithm and Techniques attachment  ...2 691564736 2013-5-25 167045 etopjp 2024-1-17 20:46
[求助] 关于sram设计的疑惑 新人帖 justicelin 2023-12-31 3525 临界 2024-1-17 19:34
[求助] 每位累加求和简便写法？ attach_img xdf666 2024-1-17 3336 xdf666 2024-1-17 17:11
悬赏 [求助] 关于带UPF综合问题。 - [悬赏 200 信元资产] 1339650739 2018-9-6 103644 多线程维生素 2024-1-17 16:35
[原创] 求wifi6 ip lxtx603 2024-1-13 1463 lxtx603 2024-1-17 15:44
[求助] lec 如何在逻辑锥中穿过 unmapping 的 latch 温柔阴影 2024-1-17 0170 温柔阴影 2024-1-17 11:13
[原创] SoC中的IO模块设计 pinpad design in soc attachment  ...23 sandyhan 2014-3-19 2710689 a752109494 2024-1-17 10:33
[求助] 问下大家都用什么软件来画verilog波形图啊 hjacky2010 2015-2-9 82974 harry_hust 2024-1-17 09:33
[原创] 什么情况下不用多晶电阻，用有源电阻或者阱电阻 新人帖 白驹 2024-1-16 0309 白驹 2024-1-16 20:23
悬赏 [求助] 处理器设计 & RI5CY & RISC-V & 数字设计 & 硬件木马检测 - [悬赏 300 信元资产] 北极的星辰 2024-1-16 0447 北极的星辰 2024-1-16 19:41
[求助] 求双精度浮点数除法verilog IP helimpopo 2024-1-16 1298 ht_lch 2024-1-16 18:47
[求助] ram IP 新人帖 007无敌 2023-12-18 4501 007无敌 2024-1-16 16:04
悬赏 [求助] sram先写再读出问题QAQ - [已解决] attach_img GloriaMoran 2024-1-15 6474 zhongzhetao 2024-1-16 15:39
[求助] 插入clock gating后的网标仿真 microsofthard 2011-7-8 73373 0_hila_0 2024-1-16 15:09
[求助] 锁存器（LATCH）的verilog写法？ 新人帖  ...2 283145107 2023-12-20 11921 yuanpin318 2024-1-15 19:57
[讨论] 设计要懂验证吗？ Wade_ 2024-1-3 5618 Wade_ 2024-1-15 15:29
[解决] 关于Design Compiler 输出指定版本sdf文件 新人帖 attach_img shawnmicheals 2022-8-1 31346 0_hila_0 2024-1-15 14:38
[资料] python硬件设计库MyHDL attachment  ...23456..18 iNostory 2017-12-7 17452231 dreamfly123123 2024-1-15 14:33
[原创] 孩子都能学会的FPGA：第一课——初识FPGA硬件编程 新人帖 attach_img chdaj58 2023-11-14 2378 liguchu 2024-1-15 11:24
[求助] 如何在verilog里定义小数，为什么我定义输入xy是小数在真正运行时自动取整？ sins17 2023-2-28 51146 sins17 2024-1-15 11:05
[求助] 有没有大神用synopsys的DWC_XGMAC arccosx 2024-1-15 0253 arccosx 2024-1-15 10:59
[求助] 新人问代码问题 attachment  ...2 wangyangcha 2017-5-21 187805 yuyu0907 2024-1-15 10:02
[求助] 进位旁路加法器的关键路径 attach_img zhujianhuax 2024-1-14 1405 kuangjianghua 2024-1-15 09:41
[求助] 在fc中综合时提示很多错误,不知道问题所在 gt2000 2022-5-25 41493 Jt_小舟 2024-1-15 08:51
[求助] PTM 22nm 的nominal Vdd 是0.8V，是否还可以工作在其它电压下 doudou6522 2016-9-6 42535 cxmmzz 2024-1-14 22:52
[求助] 滤波器 zhujianhuax 2023-12-4 4470 zhujianhuax 2024-1-14 17:36
[求助] SRAM尺寸设计 xduic 2024-1-2 2430 andyfan 2024-1-14 10:06
[讨论] 在存储器构建中，什么时候使用寄存器，什么时候使用SRAM  ...2 xujieming 2024-1-9 11706 kk2009 2024-1-14 09:47
悬赏 [求助] 综合时cell选用求助 - [悬赏 100 信元资产] watertree 2024-1-5 7490 watertree 2024-1-13 13:33
[讨论] debussy 如何加载 parameter文件？就是include里面的文件 feitengyu 2024-1-11 2327 gaurson 2024-1-12 20:46
下一页 »
1 ...91011121314151617... 860下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-19 09:57 , Processed in 0.436770 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块