FPGA/ASIC论坛讨论

[ 24483 主题 / 138042 回复 ]

版块介绍: FPGA,ASIC设计讨论及技术交流专区

版主: shiyinjita, HADIST, everhappy, yadog, tangyutao, neoitachi, dlb05061131, chinafpga, acgoal, guofu2010, arthur_wang_orz

收起/展开

本版规则

讨论区只允许讨论交流不允许上传资料,更不允许任何形式的灌水!

FPGA/ASIC论坛讨论

 类型 作者/时间 回复 查看 最后发表
公告   公告: 注意:多附件分包上传时,每个分包不可以小于14M! jackzhang 2011-9-18    
   版块主题   
common   [解决]救助:请问以下电路图该如何去考虑,或者有啥比较好的资料 图片附件 sz2018 2017-9-21 0/96 sz2018 4 天前 09:37
common   [解决]vivado仿真出错: 'compile' step failed with error(s) while executing 770628095 2017-9-6 0/76 770628095 2017-9-6 16:44
common   [解决]数字IC 普雅花 2017-9-4 2/141 普雅花 2017-9-5 12:37
common [解决]关于synopsys的scl 11.4在ubuntu10.04中的安装问题  ...2 daileyu 2013-6-3 12/1890 常夜 2017-7-24 16:36
common   [解决]ISE14.3License破解步骤以及解决Win8不兼容的问题 附件  ...23 xiaoyuer598 2014-4-4 28/6068 wm8862 2017-7-21 11:52
common   [解决]基于FPGA高精度TDC设计 附件 精华 3  ...23456 coyoo 2013-2-18 52/11099 beibei2881 2017-7-7 15:10
common   [解决]请教虚拟机Ubuntu 14.04下Vivado 2016.2综合错误 neufeifatonju 2017-6-26 1/175 harry_hust 2017-6-27 09:11
common   [解决]synplify 不用暴力 破解 crack 图片附件  ...23456 woai2020 2015-5-20 59/8138 1069985010 2017-4-27 13:49
common   [解决]关于vivado HLS联合仿真出错解决方法 图片附件 KoveYK 2016-8-23 1/410 梦孤城 2017-4-27 10:33
common   [解决]Quartus16.0 prime 工具下载及破解 附件 huzhao87 2017-4-21 0/430 huzhao87 2017-4-21 14:06
common   [解决]在RHEL5.4上安装成功Design Compiler 200809 现在给大家分享下 附件 帖子被加分  ...23456..11 wadezhu 2010-5-2 105/15006 chop147 2017-4-21 11:32
common   [解决]请问:网口芯片TLK100用mdio读到任意一个寄存器的值都是0101? 图片附件 zhanyue1 2017-4-12 1/194 zhanyue1 2017-4-15 17:47
common [解决]为什么按顺序向左移位数据会丢失? 图片附件 zhanyue1 2017-4-14 5/278 zhanyue1 2017-4-14 17:57
common   [解决]求IUS92通过verdi2009 如何导出fsdb文件???????——(问题以解决) 清水一杯 2012-11-7 8/5406 475279405 2017-2-3 21:57
common   [解决]承接FPGA项目,rapidIO/PCIE/GTX/DDR3/CAN/LVDS/VGA/EMIF等高低速接口 fpga_design_liu 2016-7-2 5/681 goalyoung 2017-1-3 10:10
common   [解决]布图布线前 pt生成的sdf文件无法正确sign_off的问题 图片附件  ...2 flyingsheep 2013-4-1 17/3811 ningyuan198 2016-12-16 09:59
common   [解决]win7 ubuntu11.04双系统上成功安装synopsys DesignCompiler2008.09及相关软件  ...23456..9 caoshangfei 2011-9-12 81/20902 oriental.halo 2016-12-12 01:08
common   [解决]ncelab -covfile covfile.cf tb 怎么把外部的变量传入covfile.cf中 851018986 2016-12-7 1/185 851018986 2016-12-8 11:08
common   [解决]ISE综合时inout信号被优化掉 daneast 2016-9-13 3/323 atomdust 2016-9-22 17:41
common   [解决]mc8051求教 附件 wjj145 2010-5-17 4/1424 jeffej 2016-8-23 22:29
common   [解决]Centos7 下安装modelsim10.1c zwyw 2016-8-17 0/279 zwyw 2016-8-17 11:27
common   [解决]关于跨时钟域传输中的电平和边沿检测的同步 battyson 2016-8-16 0/262 battyson 2016-8-16 11:35
common   [解决]Modelsim SE 10.0d (vish-4101)Modelsim No objects found matching‘*’的解决 husthuige 2012-10-28 3/3096 lxjucdos124 2016-7-14 16:43
common   [解决]解决ModelSim显示中文乱码  ...2 wushihai 2010-7-3 18/7279 雷达信号处理 2016-7-13 20:55
common   [解决]时序反标问题  ...2 otogyg 2012-4-6 12/5490 burningmylife 2016-7-11 18:12
common   [解决]linux 下安装modelsim license error问题 图片附件  ...2 A_B_C_D_1 2012-11-22 18/3249 孙田雨 2016-5-31 15:33
common   [解决]编译Xilinx的secureip库,VCS参数的设置 payne_shu 2014-1-15 4/1765 albertcdy 2016-1-28 18:23
common   [解决]rhel6.5+Verdi11 64bit仿真 pctanyicheng 2015-1-27 5/788 kungfu1st 2016-1-6 17:10
common   [解决]关于include生明位置的问题 huyongwei01 2016-1-5 0/359 huyongwei01 2016-1-5 11:26
common   [解决]VCS安装启动问题 kingyuan 2015-12-4 2/600 kingyuan 2015-12-24 14:17
common   [解决]ATF1504AS,Found wrong device(s) in hardware 123333333 2015-12-23 0/327 123333333 2015-12-23 08:36
common   [解决]同步多时钟综合问题  ...2 eda—wdy 2015-9-30 14/916 高瞻forever 2015-11-27 10:14
common   [解决]终于完成了 扒拉稀饭 2012-5-2 8/1286 扒拉稀饭 2015-11-6 12:57
common   [解决]ISIM仿真时,如何添加标尺? 图片附件 super0peng 2015-10-9 3/502 naijgnay 2015-10-15 21:13
common   [解决]LabVIEW FPGA VI Pipelining 附件 MasonCheng 2015-10-15 0/319 MasonCheng 2015-10-15 14:54
common   [解决]状态机的一个问题 tianyu751 2015-8-27 2/474 tianyu751 2015-8-27 16:32
common   [解决]如何在vcs文件中产生.vcd格式的文件 wu_xiaolin_110 2010-10-25 5/3478 王东瑞 2015-8-11 15:03
common   [解决]XILINX FPGA下载失败,release done bit is NOT 1 雪中月影 2015-3-24 2/1192 999 2015-8-6 12:54
common   [解决]JTAG Instruction register length detection failed johnakeke 2015-7-23 5/593 wsz561208 2015-7-26 17:40
common   [解决]已解决synplify win64 无法保存 问题 woai2020 2015-5-21 0/619 woai2020 2015-5-21 15:08
common   [解决]CIC滤波器谁做过啊 dreamings 2013-9-3 8/1949 wlliamwang 2015-5-15 21:40
common   [解决]Place & route failed 雪中月影 2015-3-31 8/857 eaglelsb 2015-4-2 14:40
common   [解决]FPGA配置时间请教 图片附件 qd0090 2014-1-7 8/1693 icey09 2015-3-16 14:31
common   [解决]chipscope 使用问题 liaolianguiq 2010-1-3 6/5677 坚脑筋 2015-3-9 19:50
common 悬赏 [解决]求CPLD开发!!! - [悬赏资产 3000 信元] xj311 2015-2-9 0/484 xj311 2015-2-9 09:48
common   [解决]vcs + verdi 仿真错误 Error-[PLI_TAB_SYNE] Syntax error in pli tab file pctanyicheng 2015-1-24 0/838 pctanyicheng 2015-1-24 18:19
common   [解决]ASIC 除法怎么实现 asic-CQU 2015-1-20 4/785 liuguangxi 2015-1-21 22:12
common [解决]formality读入library后,会产生后缀是#PWR的单元 zylxzxcyz 2014-12-15 3/746 zylxzxcyz 2014-12-19 17:28
common   [解决]modelsim仿真 2014在水一方 2014-11-22 2/565 2014在水一方 2014-11-24 14:30
common   [解决]verilog存储器类型变量,占用资源较多 reg [22:0] rom_base_10Hz [0:120] miaoxikui 2014-11-5 0/500 miaoxikui 2014-11-5 23:45