FPGA/ASIC/IC前端设计

[ 24846 主题 / 140297 回复 ]

版块介绍: FPGA,ASIC设计讨论及技术交流专区

版主: shiyinjita, HADIST, everhappy, yadog, tangyutao, neoitachi, dlb05061131, chinafpga, acgoal, guofu2010, arthur_wang_orz

收起/展开

本版规则

讨论区只允许讨论交流不允许上传资料,更不允许任何形式的灌水!

FPGA/ASIC/IC前端设计

 类型 作者/时间 回复 查看 最后发表
公告   公告: 注意:多附件分包上传时,每个分包不可以小于14M! jackzhang 2011-9-18    
   版块主题   
common   [解决]解决VCS 2016.03仿真Stack trace follows 图片附件 Jerry张 2018-1-5 9/193 eaglezhang01 前天 12:17
common   [解决]win7 ubuntu11.04双系统上成功安装synopsys DesignCompiler2008.09及相关软件  ...23456..9 caoshangfei 2011-9-12 82/21588 samwell 2018-1-9 14:43
common   [解决]JTAG Instruction register length detection failed johnakeke 2015-7-23 6/682 sunrihui 2017-12-7 09:04
common   [解决]时序反标问题  ...2 otogyg 2012-4-6 13/6114 renfz 2017-11-16 10:39
common   [解决]how do we get cm3_dsm_cfg.v ? 附件 h9f3 2017-10-25 3/263 h9f3 2017-10-26 15:30
common   [解决]Can we make (POR) using digital logic only ? h9f3 2017-10-18 2/181 h9f3 2017-10-19 11:49
common   [解决]How does HDMI implement with Xilinx board? h9f3 2017-10-16 1/242 chris2017 2017-10-18 14:18
common   [解决]How do we design SRIO? h9f3 2017-10-12 3/263 h9f3 2017-10-18 13:57
common   [解决]救助:请问以下电路图该如何去考虑,或者有啥比较好的资料 图片附件 sz2018 2017-9-21 1/207 PowerQ 2017-9-27 11:00
common   [解决]求IUS92通过verdi2009 如何导出fsdb文件???????——(问题以解决) 清水一杯 2012-11-7 9/5711 wlmwxm 2017-9-27 10:35
common   [解决]vivado仿真出错: 'compile' step failed with error(s) while executing 770628095 2017-9-6 0/224 770628095 2017-9-6 16:44
common   [解决]数字IC 普雅花 2017-9-4 2/367 普雅花 2017-9-5 12:37
common [解决]关于synopsys的scl 11.4在ubuntu10.04中的安装问题  ...2 daileyu 2013-6-3 12/1973 常夜 2017-7-24 16:36
common   [解决]ISE14.3License破解步骤以及解决Win8不兼容的问题 附件  ...23 xiaoyuer598 2014-4-4 28/6178 wm8862 2017-7-21 11:52
common   [解决]基于FPGA高精度TDC设计 附件 精华 3  ...23456 coyoo 2013-2-18 52/11580 beibei2881 2017-7-7 15:10
common   [解决]请教虚拟机Ubuntu 14.04下Vivado 2016.2综合错误 neufeifatonju 2017-6-26 1/256 harry_hust 2017-6-27 09:11
common   [解决]synplify 不用暴力 破解 crack 图片附件  ...23456 woai2020 2015-5-20 59/8437 1069985010 2017-4-27 13:49
common   [解决]关于vivado HLS联合仿真出错解决方法 图片附件 KoveYK 2016-8-23 1/482 梦孤城 2017-4-27 10:33
common   [解决]Quartus16.0 prime 工具下载及破解 附件 huzhao87 2017-4-21 0/524 huzhao87 2017-4-21 14:06
common   [解决]在RHEL5.4上安装成功Design Compiler 200809 现在给大家分享下 附件 帖子被加分  ...23456..11 wadezhu 2010-5-2 105/15128 chop147 2017-4-21 11:32
common   [解决]请问:网口芯片TLK100用mdio读到任意一个寄存器的值都是0101? 图片附件 zhanyue1 2017-4-12 1/261 zhanyue1 2017-4-15 17:47
common [解决]为什么按顺序向左移位数据会丢失? 图片附件 zhanyue1 2017-4-14 5/332 zhanyue1 2017-4-14 17:57
common   [解决]承接FPGA项目,rapidIO/PCIE/GTX/DDR3/CAN/LVDS/VGA/EMIF等高低速接口 fpga_design_liu 2016-7-2 5/760 goalyoung 2017-1-3 10:10
common   [解决]布图布线前 pt生成的sdf文件无法正确sign_off的问题 图片附件  ...2 flyingsheep 2013-4-1 17/3946 ningyuan198 2016-12-16 09:59
common   [解决]ncelab -covfile covfile.cf tb 怎么把外部的变量传入covfile.cf中 851018986 2016-12-7 1/233 851018986 2016-12-8 11:08
common   [解决]ISE综合时inout信号被优化掉 daneast 2016-9-13 3/360 atomdust 2016-9-22 17:41
common   [解决]mc8051求教 附件 wjj145 2010-5-17 4/1505 jeffej 2016-8-23 22:29
common   [解决]Centos7 下安装modelsim10.1c zwyw 2016-8-17 0/328 zwyw 2016-8-17 11:27
common   [解决]关于跨时钟域传输中的电平和边沿检测的同步 battyson 2016-8-16 0/282 battyson 2016-8-16 11:35
common   [解决]Modelsim SE 10.0d (vish-4101)Modelsim No objects found matching‘*’的解决 husthuige 2012-10-28 3/3218 lxjucdos124 2016-7-14 16:43