设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (138) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 30067|排名: 10 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[资料] 北京交通大学2021数字集成电路设计课件 attachment  ...2 SUHOZhang 2022-3-1 183586 cmmjava 7 天前
[原创] Cadence Xcelium18.03 在 Centos7 系统安装流程 新人帖 目光所至是远方 2022-12-28 22531 cmmjava 7 天前
[求助] 有人用过Synopsys Embedit Integrator吗？ attach_img  ...2 i_g 2020-7-2 126376 jilinwjx 2024-4-10 20:29
[原创] 逻辑综合重点解析（Design Compiler篇） attach_img  ...234 iNostory 2019-2-2 3122980 jeannyhuang 2024-4-10 19:38
[原创] 这个消息可靠吗？ 新人帖 长啸天歌 2024-4-9 2271 长啸天歌 2024-4-10 09:02
[原创] 抛砖引玉，同步器（三） attach_img digest immonster 2012-12-24 76675 小鸟探戈 2024-4-9 17:32
[原创] Verilog语法精粹  ...234 johnny1209 2012-3-18 3121417 free_dreamer 2024-4-9 16:42
悬赏 [求助] 跪求文档 dwc_ddr4_multiphy_pub_databook 新人帖 - [悬赏 100 信元资产] attachment sanshi623 2024-4-8 4229 sanshi623 2024-4-9 15:45
[原创] spyglass脚本命令 attachment  ...23456..14 夏尔 2019-12-7 13835769 苍穹521earth 2024-4-9 14:42
[求助] 求一个eflash的仿真模型 icxinren 2021-9-29 51813 afineday 2024-4-8 19:53
[求助] 咨询.18工艺下IO PAD对输入时钟频率大小的要求 attach_img  ...23 agumonx 2021-8-4 275953 我要去NV數位 2024-4-8 18:11
[原创] 寻找数字IC设计的小伙伴 stellavip 2024-4-1 2281 yjfzzz 2024-4-8 17:53
请问designware 怎么在fpga上应用？ attach_img  ...234 sylkyo 2008-6-3 3915497 heidong123 2024-4-8 17:27
[求助] DC综合时时序约束 get_pins data_reg/D找不到，但是在compile_ultra之后可以找到，请大神指点这....  ...2 yuming_ziyi 2022-12-16 142674 ahzhangyq 2024-4-8 17:21
[原创] BT5.4 Release_Note attachment qianqian123 2024-1-20 4436 qianqian123 2024-4-8 17:18
[求助] PCIe上电配置内存空间问题 neXtime 2024-4-8 2143 neXtime 2024-4-8 16:51
投票 [统计] 你是用VHDL还是用Verilog HDL？  ...23456..88 buley 2011-9-8 877191963 zimoji 2024-4-8 15:06
[求助] 镁光eflash模型 attachment  ...2 erli 2020-7-23 113798 zerohua 2024-4-7 20:59
[资料] AMBA_3_AHB-Lite协议中文版 attachment  ...234 chnlw111 2018-3-11 3110577 dreamfly123123 2024-4-7 16:50
[求助] 学习IC有没有什么好的入门资料 dreamfly123123 2024-3-29 3234 puxiancheng 2024-4-7 14:11
[原创] virtuoso终于出新版本了，知道的人帮忙看下，有什么改进。 attach_img ic_expert 2024-4-7 1389 freecore 2024-4-7 13:41
悬赏 [求助] 加法器的设计 - [已解决] attach_img ahzhangyq 2024-4-2 5374 ahzhangyq 2024-4-7 11:46
[讨论] 实际项目中lint检查如何执行 maws 2023-9-14 1510 Remel 2024-4-7 10:12
[资料] Formal+STA 能否代替 Post-Sim attachment  ...23 河源皮 2017-10-24 266647 yuanpin318 2024-4-5 09:55
[求助] IIC从机的DC综合，时序图出现高阻态 追驰Chasing 2024-3-14 7252 追驰Chasing 2024-4-4 16:34
[资料] 画数字时序图的visio库 attachment  ...23456..8 xcan2012 2022-1-25 7113450 dimeleven 2024-4-4 15:48
[原创] Verilog基本电路设计之二（时钟无缝切换） attach_img digest  ...23456..12 杰克淡定 2016-6-16 11669530 cmmjava 2024-4-4 13:47
[原创] 特权同学倾情奉献9G海量FPGA学习资料（这是最新版，希望版主删掉原来的）  ...2 rousong1989 2014-7-16 185663 yafing91 2024-4-4 10:38
[求助] 急求!!DC打不开 ceciliayan 2024-3-31 5203 ceciliayan 2024-4-4 10:04
[讨论] USB/PCIe/SerDes/MIPI/DDR/HBM交流~ 新人帖 桃灰灰 2024-3-8 5399 bt6767ak 2024-4-4 10:03
投票 [统计] 10年以上芯片设计薪酬  ...2 Backer 2022-11-14 115871 mrhe1982 2024-4-3 22:30
[求助] xilinx vu9p系列使用synopsys的identify抓取波形异常 新人帖 774110102 2024-4-3 0140 774110102 2024-4-3 18:25
[求助] 求助！！verilog代码在virtuoso里进行ams仿真遇到digital to digital问题 liuzhuozhuo 2024-4-3 1155 liuzhuozhuo 2024-4-3 17:15
[原创] 求助！！verilog代码在virtuoso里进行ams仿真遇到digital to digital问题 liuzhuozhuo 2024-4-3 191 liuzhuozhuo 2024-4-3 16:39
[求助] 关于DC综合后slack为零的问题求助啊！！！  ...2 hysterialee 2012-9-29 189910 FPGA死忠粉 2024-4-3 16:29
下一页 »
12345678910... 860下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-18 10:15 , Processed in 0.019361 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块