FPGA/ASIC/IC前端设计

[ 24846 主题 / 140299 回复 ]

版块介绍: FPGA,ASIC设计讨论及技术交流专区

版主: shiyinjita, HADIST, everhappy, yadog, tangyutao, neoitachi, dlb05061131, chinafpga, acgoal, guofu2010, arthur_wang_orz

收起/展开

本版规则

讨论区只允许讨论交流不允许上传资料,更不允许任何形式的灌水!

FPGA/ASIC/IC前端设计

 类型 作者/时间 回复 查看 最后发表
公告   公告: 注意:多附件分包上传时,每个分包不可以小于14M! jackzhang 2011-9-18    
本版置顶   [讨论]IC设计十年,这个账户12年,大家有啥想问的随便问,大牛路过就好,主要是新人们  ...234 rvisk 2017-12-15 34/1406 rvisk 昨天 10:45
   版块主题   
new   [讨论]问个地址空间问题 z894811350 2018-1-17 2/77 y23angchen 1 分钟前
common   [讨论]SDRAM和DDR2控制器编写  ...23 cpagm@qq.com 2015-7-9 21/2324 reptilian99 2018-1-9 14:57
common   [讨论]为什么数字设计大家都用 DC+VCS,而不用NC+RTL COMPILER/GENUS ? nulll 2016-9-23 4/592 kk2009 2018-1-6 02:42
common   [讨论]2016年人工智能芯片行业深度研究报告 附件  ...2 hqhjj 2016-11-7 17/821 h85079505 2018-1-5 14:20
common   [讨论]NCVerilog調用C出現錯誤:ncsc_run: *E,TBBLDF: Failed to generate object tezhi 2018-1-4 0/103 tezhi 2018-1-4 09:58
common   [讨论]good document for rtl designers 附件 rocking_vlsi 2017-12-21 8/266 muroanxfile019 2018-1-2 00:21
common   [讨论]synplify如何保持reg名字不变 河源皮 2017-12-28 2/136 vitohong 2017-12-28 16:40
common   [讨论]book for RTL designers rocking_vlsi 2017-12-21 2/231 风中飞 2017-12-28 15:02
common   [讨论]关于CIC滤波器溢出处理  ...2 挂在天边的鱼 2014-6-24 13/4343 ericking0 2017-12-28 11:11
common   [讨论]Ius92 IUS82 patch+license生成器 nazhaahai 2017-2-14 4/341 腐朽的青春99 2017-12-22 16:39
common [讨论]UART : 减少资源的使用 user123random 2017-12-10 1/250 azkandf 2017-12-22 16:10
common   [讨论]异步复位同步释放  ...2 mysoul 2017-12-18 11/436 mysoul 2017-12-19 17:39
common   [讨论]verilog描述rtl效率讨论 luoyanghero 2016-1-12 3/602 rvisk 2017-12-18 17:05
common [讨论]vivado+modelsim支持systemverilog仿真么 sweet_liulang 2017-12-15 0/175 sweet_liulang 2017-12-15 20:19
common   [讨论]vcs后仿真中如何避免X值? 河源皮 2017-11-28 5/307 rvisk 2017-12-15 19:59
common [讨论]Windows下Verdi 2016、VCS等工具安装使用 - [阅读权限 10]附件  ...2 superpig2b 2017-5-21 13/298 nable008 2017-12-15 12:15
common   [讨论]calibre 2015 aoi_cal_2015.4_16.11_mib dongfengno66 2016-11-30 7/570 soldierxfm1 2017-12-14 17:09
common   [讨论]Verilog中状态机编码方式的选择:二进制编码、格雷码编码、独热码编码 besideyou 2015-10-5 6/814 iNostory 2017-12-9 22:23
common   [讨论]有没有使用leon3核的FPGA ldl8023 2016-11-18 2/277 dreamfly123123 2017-12-7 13:07
common [讨论]EDA工具梳理(持续更新中) 精华 1 帖子被加分  ...23456 johnny1209 2012-3-11 50/10820 smilesong 2017-11-29 17:00
common   [讨论]利用vcs仿真alters ip的问题 益达。我的 2017-11-22 1/175 益达。我的 2017-11-29 15:48
common   [讨论]ZYNQ仿真-PS+PL侧全仿如何开展? hansmmm 2017-11-28 1/398 hansmmm 2017-11-28 11:11
common   [讨论]Questa Formal verification huanguestc002 2014-5-10 3/909 alyssa 2017-11-24 09:50
common   [讨论]eMMC5.0控制问题讨论  ...23 baowenhit 2015-5-23 24/1847 chengzhicc 2017-11-21 20:57
common   [讨论]工作模式 verilog语言 技巧 qiurijian 2017-11-18 5/338 qq570327113 2017-11-21 09:41
common   [讨论]什么时候用状态机? 谁枫而飘 2017-11-7 6/277 glace12123 2017-11-10 23:04
common   [讨论]在viviado中用microblaze 的理解对吗? kynszbd1 2017-11-7 1/180 gdsgdj 2017-11-8 17:24
common   [讨论]关于BUFR的问题 airtd 2010-4-21 6/2126 yhmwjmm 2017-11-6 20:26
common   [讨论]请问仪器仪表专业用fpga多不多,学习fpga有没有前途? 江东小霸王 2017-11-3 2/176 YYFFLLMMNN 2017-11-6 08:40