FPGA/ASIC/IC前端设计

[ 24846 主题 / 140299 回复 ]

版块介绍: FPGA,ASIC设计讨论及技术交流专区

版主: shiyinjita, HADIST, everhappy, yadog, tangyutao, neoitachi, dlb05061131, chinafpga, acgoal, guofu2010, arthur_wang_orz

收起/展开

本版规则

讨论区只允许讨论交流不允许上传资料,更不允许任何形式的灌水!

FPGA/ASIC/IC前端设计

 类型 作者/时间 回复 查看 最后发表
公告   公告: 注意:多附件分包上传时,每个分包不可以小于14M! jackzhang 2011-9-18    
   版块主题   
new [原创]PCIE x4 Gen2 高速数据传输, 包括所有源代码,驱动和PC端程序 精华 3 帖子被加分  ...23456..192 gvi-tech 2015-12-21 1913/54169 tt44tt44 昨天 10:34
common   [原创]matlab wangxinxin521 2018-1-16 0/88 wangxinxin521 前天 20:27
common [原创]基于FPGA的千兆以太网UDP 硬件协议栈 附件 精华 3  ...23456..11 eebinqiu 2016-2-15 107/7569 chenyifan 前天 20:24
common   [原创]毕业设计-异步FIFO设计 附件 wangxinxin521 2018-1-16 0/127 wangxinxin521 前天 19:54
common   [原创]MIPI D-PHY Spec 附件  ...234 ytlin0 2014-2-27 38/3762 givealittletime 前天 09:04
common   [原创]基于MicroBlaze软核的嵌入式C编程经验总结 附件 精华 1  ...23456..13 FPGAASICII 2012-5-8 125/12869 givealittletime 前天 09:03
common   [原创]大家感觉AI芯片的前景怎么样 Marvin.Liang 2018-1-7 3/300 masaka_xlw 前天 02:08
common [原创]工作10年的工程师的心得 精华 1  ...23456..55 dodoee 2009-11-12 544/47069 小妖的存在 3 天前 18:59
common [原创]个人写的DDR3的工作原理,欢迎大家拍砖! 图片附件 精华 1  ...23456..35 dzplay 2015-5-23 343/26628 alisone 3 天前 14:58
common   [原创]完全异步复位电路设计危害 附件 精华 3  ...234 飘渺仙 2017-1-17 30/1660 枪迷 4 天前 14:26
common   [原创]直流电机PWM产生电路,Verilog实现 附件 精华 3  ...2 xinzaihenhao 2015-10-4 17/1273 dreamwalker 4 天前 11:49
common   [原创]IC前端设计絮论 附件 精华 2  ...23456..29 jackertja 2011-5-3 285/35138 dreamwalker 4 天前 11:45
common [原创]分享我的h.264 decoder, Verilog源码与工程 附件 精华 3  ...23456..7 eebinqiu 2017-5-24 67/2863 my8310291 5 天前 12:13
common [原创]一个开源项目(和Keil联调的8051core) 图片附件  ...23456 McuPlayer2013 2013-4-18 52/10348 sorrowlikeblue 6 天前 20:53
common   [原创]aldec的active-hdl和 riviera pro均看不到子模块的任何信号 happygadbee 2018-1-12 0/85 happygadbee 6 天前 10:54
common   [原创]low power RTL 设计优化 附件 精华 3  ...23456 yaya126 2017-9-9 51/3417 飞鸟一帆 7 天前 19:38
common   [原创]aldec win32版本的Riviera-PRO和ahdl均可以产生fsdb happygadbee 2018-1-11 0/75 happygadbee 7 天前 10:38
common [原创]基于XILINX的FPGA开发板设计的AES 128bit加解密算法 附件 精华 3  ...23456..7 丧尸暴龙兽 2015-11-22 63/3898 飞翔de蜗牛 2018-1-10 18:48
common   [原创]Xilinx、Cadence、Synopsys、Mentor加密的RTL和IP都可以解密源代码了 784613834 2017-8-25 4/459 doomsten 2018-1-10 09:29
common   [原创]关于AHB总线verilog代码实现(design篇) 附件 精华 3  ...23456..9 hbhbts 2013-12-5 89/14129 涂满 2018-1-8 13:55
common   [原创]2017 全国大学生 FPGA 创新设计邀请赛完美收官 (附获奖名单) jackzhang 2018-1-5 0/450 jackzhang 2018-1-5 11:45
common   [原创]哪位大侠能提供Active-HDL 10.2 Riviera-Pro 2015.2 Crack yuelengyueming 2015-6-4 8/1540 lzhp 2018-1-5 10:25
common   [原创]NotePad++ verilog 编辑增强版插件 图片附件  ...234 lich6612 2016-10-7 32/2244 njxlchl 2018-1-4 14:47
common [原创]SystemVerilog学习(1)  ...2 sivar 2010-12-5 10/3642 tezhi 2018-1-3 08:28
common [原创]Xilinx ISE官方IP可以解密源码了  ...23 Student 2014-12-29 26/5830 doomsten 2018-1-3 06:51
common   [原创]用FPGA实现简单的UDP/IP通信 图片附件 精华 3 帖子被加分  ...23456..13 dogbear2245 2017-1-16 124/8116 xivisi 2018-1-1 14:00
common [原创]Xilinx SDSoC的License fpga2018 2017-12-30 0/215 fpga2018 2017-12-30 03:48
common   [原创]Verilog基本电路设计之三(异步FIFO) 图片附件 精华 3  ...23456..7 杰克淡定 2016-6-18 61/6685 sdlyyuxi 2017-12-29 18:57
common [原创]cadence IUS9.2 ncverilog安装方法,环境设置,原创。 图片附件  ...23456..75 lsqswl 2011-12-4 748/65578 tezhi 2017-12-28 17:21
common   [原创]解决“Design Compiler is not enabled. (DCSH-1)”问题 附件  ...23456..14 RainskyXiang 2010-9-17 135/37086 冉旭 2017-12-25 13:57