FPGA/ASIC论坛讨论

[ 24482 主题 / 138037 回复 ]

版块介绍: FPGA,ASIC设计讨论及技术交流专区

版主: shiyinjita, HADIST, everhappy, yadog, tangyutao, neoitachi, dlb05061131, chinafpga, acgoal, guofu2010, arthur_wang_orz

收起/展开

本版规则

讨论区只允许讨论交流不允许上传资料,更不允许任何形式的灌水!

FPGA/ASIC论坛讨论

 类型 作者/时间 回复 查看 最后发表
公告   公告: 注意:多附件分包上传时,每个分包不可以小于14M! jackzhang 2011-9-18    
   版块主题   
new [原创]PCIE x4 Gen2 高速数据传输, 包括所有源代码,驱动和PC端程序 精华 3 帖子被加分  ...23456..175 gvi-tech 2015-12-21 1744/44466 ybyb35 6 小时前
new   [原创]第一次发帖:成功在RHEL6.2 x64上安装IUS9.2! 附件  ...23456..7 usstudio 2012-4-2 64/8583 firefox1123 昨天 13:17
common   [原创]GPIO口的数据传输速率  ...2 18220870385 2017-9-12 10/229 18220870385 前天 20:00
common   [原创]伊美尔割双眼皮2个月,新状态报道 Alonelove 2017-9-23 0/164 Alonelove 前天 15:05
common   [原创]跟着我从零开始入门FPGA(一周入门XXOO系列) 图片附件 精华 3 帖子被加分  ...23456..12 McuPlayer2013 2013-3-26 110/22555 leo_domino 前天 13:37
common [原创]个人写的DDR3的工作原理,欢迎大家拍砖! 图片附件 精华 1  ...23456..33 dzplay 2015-5-23 323/22516 NANHU_BRUCE 前天 08:43
common   [原创]今天面试把我问住了,大家给我个通用的答案吧,我觉得这块是短板。  ...2 qiurijian 2017-9-19 12/383 qiurijian 3 天前 10:18
common   [原创]low power RTL 设计优化 图片附件  ...23 yaya126 2017-9-9 20/577 yaya126 4 天前 13:21
common   [原创]License交流 chris2017 2017-9-20 0/89 chris2017 5 天前 21:42
common [原创]基于FPGA的千兆以太网UDP 硬件协议栈 附件 精华 3  ...23456..10 eebinqiu 2016-2-15 98/5944 szmyyl000 5 天前 18:18
common   [原创]Verilog基本电路设计之二(时钟无缝切换) 图片附件 精华 3  ...23456..9 杰克淡定 2016-6-16 86/6507 张安 5 天前 16:35
common   [原创]数字IC工程师的技能树 帖子被加分  ...23456..17 arthur_wang_orz 2012-2-3 169/38356 2765545383 5 天前 16:21
common   [原创]用FPGA实现简单的UDP/IP通信 图片附件 精华 3 帖子被加分  ...23456..10 dogbear2245 2017-1-16 99/5377 guyefeng123321 7 天前 22:27
common [原创]Cadence包括IC617在内的全套新版工具套件(2015年底版) min4max 2016-1-17 4/1097 zisa 7 天前 20:44
common [原创]CentOS7 装synopsys VCS2014.03分享 附件  ...2 vigorkylin 2016-5-26 17/2061 adan313 2017-9-17 00:43
common   [原创]vivado debug core 触发信号 河源皮 2017-9-15 0/233 河源皮 2017-9-15 15:19
common   [原创]基于FPGA之低速协议设计实验手稿及源码 附件 精华 3  ...23456..14 qinzhanao 2015-8-5 138/8940 piigle 2017-9-15 11:39
common   [原创]ubuntu13.04 AMD64bit synopsys EDA  ...23 my2817 2013-9-29 26/4650 tabata 2017-9-13 13:49
common   [原创]抢先发布_ H.265H.264 ZCU106 PALLETS 2017-9-13 0/144 PALLETS 2017-9-13 13:38
common [原创]Vivado的Debugger抓取信号的数据导出以及解析方法 图片附件 挂在天边的鱼 2016-12-29 5/650 ibubapa 2017-9-12 13:30
common   [原创]RobustVerilog parser 在win7 不好用 附件  ...2 wide_road 2013-10-12 14/1795 suchang 2017-9-11 14:54
common   [原创]基于MicroBlaze软核的嵌入式C编程经验总结 附件 精华 1  ...23456..13 FPGAASICII 2012-5-8 121/11694 上学堂的小二郎 2017-9-11 09:39
common   [原创]Altera开发板与xilinx开发板对比 liang5293392 2017-9-7 1/245 jojofarmer 2017-9-10 11:37
common   [原创]【分享】自己有关FPGA项目的经验之谈 telewuhun 2017-9-9 3/166 jojofarmer 2017-9-10 11:22
common   [原创]有关国外的硬件木马(hardware Trojan horse)技术 附件  ...23456..14 华憨 2010-8-23 138/18024 419776215 2017-9-9 23:45
common   [原创]系统工程师的素质 精华 1  ...23456..7 大能猫 2012-3-25 69/10829 殷工 2017-9-8 14:38
common   [原创]PLL生成时钟的相位问题 yhmwjmm 2016-1-5 2/445 yhmwjmm 2017-9-8 13:21
common   [原创]关于VIVADO之IP核的license的疑问? YYFFLLMMNN 2017-9-7 0/106 YYFFLLMMNN 2017-9-7 10:06
common   [原创]IC前端设计絮论 附件 精华 2  ...23456..28 jackertja 2011-5-3 274/32994 1170582782 2017-9-6 23:38
common [原创]基于XILINX的FPGA开发板设计的AES 128bit加解密算法 附件 精华 3  ...23456 丧尸暴龙兽 2015-11-22 55/2893 linger2003 2017-9-4 22:30
common   [原创]XILINX GTX/GTP 使用小结  ...23 lucien_1986 2012-3-8 23/6587 qiurijian 2017-9-4 19:40
common [原创]Xilinx ISE官方IP可以解密源码了  ...23 Student 2014-12-29 22/4651 瑾微寒 2017-9-3 17:40
common   [原创]特权同学倾情奉献9G海量FPGA学习资料  ...23456..7 rousong1989 2014-3-6 69/7180 novman 2017-9-3 12:28
common   [原创]Verilog基本电路设计之一(单bit跨时钟域同步) 图片附件 精华 3  ...23456..9 杰克淡定 2016-6-15 86/11693 sureking 2017-9-1 17:41
common   [原创]用Vivado Block Design搭积木 图片附件 steeven_lee 2017-3-5 5/255 殷工 2017-9-1 14:52
common   [原创]Vivado下实例化HDL代码 Zrh 2017-5-18 1/274 ibubapa 2017-8-31 23:16
common   [原创]modelsim编译vivado_201602库文件,包括secureip 附件 njithjw 2017-2-9 6/557 ibubapa 2017-8-31 23:11
common [原创]特权同学倾情奉献9G海量FPGA学习资料  ...23456..22 rousong1989 2014-7-17 212/26313 BGbird 2017-8-28 21:53
common   [原创]千兆以太网 TCP, UDP协议, FPGA实现 附件 精华 3  ...23456..9 eebinqiu 2016-2-1 88/11059 chinest2010 2017-8-28 13:42
common   [原创]questasim10.2c破解为(float)多窗口, 附件 wsz561208 2016-10-11 1/438 zhangjunhbxf 2017-8-27 22:13
common [原创]cadence IUS9.2 ncverilog安装方法,环境设置,原创。 图片附件  ...23456..72 lsqswl 2011-12-4 717/60245 pl1231231231 2017-8-22 18:21
common   [原创]FPGA硬件加速平台 图片附件  ...2 freefpga007 2017-7-19 19/648 freefpga007 2017-8-18 08:29
common   [原创]有关12槽PCIe扩展坞支持11块PCIE SSD硬盘知识 图片附件  ...23 freefpga007 2017-7-27 20/403 freefpga007 2017-8-18 08:27
common   [原创]MIPI D-PHY Spec 附件  ...234 ytlin0 2014-2-27 36/3527 tiantianxch 2017-8-17 16:13
common   [原创]写testbench后用Isim、modelsim仿真出现的问题 fwzfwz11 2017-8-13 1/222 gaurson 2017-8-14 14:23
common   [原创]Isim中的仿真问题 fwzfwz11 2017-8-13 1/191 haimo 2017-8-14 13:37
common   [原创]set_max_delay和set_net_delay -max区别 anothermomo 2017-6-28 2/259 cxyfisher 2017-8-14 11:59
common   [原创]Verilog基本电路设计之三(异步FIFO) 附件 精华 3  ...23456 杰克淡定 2016-6-18 56/5715 Apple_eert 2017-8-9 09:52
common   [原创]万兆以太网MAC帧CRC32算法 附件 精华 3  ...23 Danieliu 2017-5-23 26/911 Danieliu 2017-8-4 18:41
common   [原创]FPGA驱动数码管程序 附件 玉落彼岸 2017-7-31 0/115 玉落彼岸 2017-7-31 15:24