FPGA/ASIC论坛讨论

[ 24664 主题 / 139028 回复 ]

版块介绍: FPGA,ASIC设计讨论及技术交流专区

版主: shiyinjita, HADIST, everhappy, yadog, tangyutao, neoitachi, dlb05061131, chinafpga, acgoal, guofu2010, arthur_wang_orz

收起/展开

本版规则

讨论区只允许讨论交流不允许上传资料,更不允许任何形式的灌水!

FPGA/ASIC论坛讨论

 类型 作者/时间 回复 查看 最后发表
公告   公告: 注意:多附件分包上传时,每个分包不可以小于14M! jackzhang 2011-9-18    
   版块主题   
new   [原创]用FPGA实现简单的UDP/IP通信 图片附件 精华 3 帖子被加分  ...23456..12 dogbear2245 2017-1-16 114/6847 hello_kitty234 3 小时前
new   [原创]运行vcs2016遇到的问题,求帮助 atlandis 2017-11-17 1/131 jamy3531 5 小时前
new   [原创]基于FPGA的Uart接收图像数据至VGA显示 图片附件 ninghechuan 2017-11-19 0/3 ninghechuan 7 小时前
common   [原创]verdi突然崩溃,求帮助 atlandis 2017-11-17 0/111 atlandis 前天 15:20
common   [原创]千兆以太网 TCP, UDP协议, FPGA实现 附件 精华 3  ...23456..10 eebinqiu 2016-2-1 97/11775 givealittletime 前天 12:56
common   [原创]Verilog基本电路设计之四(去抖滤波) 图片附件 精华 3  ...23 杰克淡定 2016-6-20 25/2565 zqq624723237 3 天前 21:35
common [原创]分享我的h.264 decoder, Verilog源码与工程 附件 精华 3  ...23456 eebinqiu 2017-5-24 54/1640 gore523 3 天前 16:12
common   [原创]特权同学倾情奉献9G海量FPGA学习资料  ...23456..8 rousong1989 2014-3-6 70/7661 曹龙龙 4 天前 20:37
common   [原创]low power RTL 设计优化 附件 精华 3  ...2345 yaya126 2017-9-9 44/2254 hyliu006 4 天前 15:45
common   [原创]关于AHB总线verilog代码实现(design篇) 附件 精华 3  ...23456..9 hbhbts 2013-12-5 86/13207 hyliu006 4 天前 15:34
common   [原创]一个FPGA IP的开源网站,欢迎浏览  ...23456 success327 2016-9-15 54/3019 hyliu006 4 天前 15:04
common [原创]PCIE x4 Gen2 高速数据传输, 包括所有源代码,驱动和PC端程序 精华 3 帖子被加分  ...23456..182 gvi-tech 2015-12-21 1816/47364 wtl121 4 天前 11:19
common   [原创]潘老师的gVim设计模板 图片附件 chop147 2017-11-6 5/190 asdGJD 5 天前 19:54
common [原创]基于FPGA的千兆以太网UDP 硬件协议栈 附件 精华 3  ...23456..11 eebinqiu 2016-2-15 104/6744 asdGJD 5 天前 19:52
common   [原创]基于FPGA之低速协议设计实验手稿及源码 附件 精华 3  ...23456..15 qinzhanao 2015-8-5 145/10082 asdGJD 5 天前 19:51
common   [原创]Avalon总线接口模块,需要的带走 附件 xinzaihenhao 2015-10-4 3/522 nanyin_kang 6 天前 17:32
common   [原创]Verilog基本电路设计之二(时钟无缝切换) 图片附件 精华 3  ...23456..10 杰克淡定 2016-6-16 93/7347 马奎高 6 天前 15:54
common   [原创]基于FPGA的RGB_YCbCr_Gray算法实现 图片附件 ninghechuan 2017-10-28 4/382 ninghechuan 6 天前 09:18
common [原创]个人写的DDR3的工作原理,欢迎大家拍砖! 图片附件 精华 1  ...23456..34 dzplay 2015-5-23 337/24698 hong0335 7 天前 16:03
common   [原创]使用FPGA实现TM(Traffic Management)的讨论 frendy 2010-3-16 8/2405 glace12123 2017-11-10 22:54
common   [原创]Verilog基本电路设计之三(异步FIFO) 附件 精华 3  ...23456 杰克淡定 2016-6-18 58/5980 杰克淡定 2017-11-9 19:17
common   [原创]RobustVerilog parser 在win7 不好用 附件  ...2 wide_road 2013-10-12 15/1933 tezhi 2017-11-9 16:35
common [原创]specify block的总结 图片附件  ...2345 jun_dahai 2012-1-13 47/9695 河源皮 2017-11-8 15:27
common   [原创]第一次发帖:成功在RHEL6.2 x64上安装IUS9.2! 附件  ...23456..7 usstudio 2012-4-2 66/8954 vsop 2017-11-8 01:52
common [原创]cadence IUS9.2 ncverilog安装方法,环境设置,原创。 图片附件  ...23456..73 lsqswl 2011-12-4 721/62436 vsop 2017-11-8 01:50