FPGA/ASIC/IC前端设计

[ 25297 主题 / 143377 回复 ]

版块介绍: FPGA,ASIC设计讨论及技术交流专区

版主: shiyinjita, HADIST, everhappy, yadog, tangyutao, neoitachi, dlb05061131, chinafpga, acgoal, guofu2010, arthur_wang_orz

收起/展开

本版规则

讨论区只允许讨论交流不允许上传资料,更不允许任何形式的灌水!

FPGA/ASIC/IC前端设计

 类型 作者/时间 回复 查看 最后发表
new   [原创]千兆以太网 TCP, UDP协议, FPGA实现 附件 精华 3  ...23456..11 eebinqiu 2016-2-1 104/14736 mingjunwudi 5 小时前
new [原创]PCIE x4 Gen2 高速数据传输, 包括所有源代码,驱动和PC端程序 精华 3 帖子被加分  ...23456..212 gvi-tech 2015-12-21 2119/80782 笃定 昨天 23:58
new   [原创]Verilog基本电路设计之一(单bit跨时钟域同步) 图片附件 精华 3  ...23456..10 杰克淡定 2016-6-15 98/16781 何妨轻佻 昨天 21:48
new [原创]好马配好鞍,为一本好书寻找一个好译者 电子版下载请看8楼 附件  ...23456 qiang0204 2012-8-6 58/5949 jw_cai 昨天 20:45
new [原创]SystemVerilog学习(1)  ...2 sivar 2010-12-5 13/4312 jw_cai 昨天 19:28
new [原创]基于FPGA的千兆以太网UDP 硬件协议栈 附件 精华 3  ...23456..12 eebinqiu 2016-2-15 119/9481 bffgot 昨天 14:59
new   [原创]基于FPGA之低速协议设计实验手稿及源码 附件 精华 3  ...23456..16 qinzhanao 2015-8-5 158/12938 xinandzhi 昨天 14:14
common [原创]《集成电路静态时序分析与建模》已经出版发行,欢迎批评指正。京东、当当等电商有售。 图片附件  ...23456..11 二师兄 2016-7-8 108/13328 planet1997 前天 18:10
common   [原创]一个FPGA IP的开源网站,欢迎浏览  ...23456..8 success327 2016-9-15 74/6156 jgmlaoda 5 天前 23:36
common [原创]个人写的DDR3的工作原理,欢迎大家拍砖! 图片附件 精华 1  ...23456..37 dzplay 2015-5-23 366/30210 默默努力呀 5 天前 23:29
common [原创]分享我的h.264 decoder, Verilog源码与工程 附件 精华 3  ...23456..10 eebinqiu 2017-5-24 92/5689 bradford1 5 天前 16:39
common [原创]一个开源项目(和Keil联调的8051core) 图片附件  ...23456 McuPlayer2013 2013-4-18 54/11189 hplpop 5 天前 15:05
common   [原创]求解答逻辑综合中的boundary optimization的优缺点 Marvin.Liang 2018-7-13 0/166 Marvin.Liang 5 天前 14:20
common [原创]解答送500信元 div2,4,8分频电路的实现优缺点分析 图片附件  ...2 wrhwindboy 2018-5-27 10/390 易生 5 天前 09:53
common [原创]明德扬点拨课程下载,强烈推荐  ...23 panwm100 2015-5-12 20/7818 pandapigwtj 6 天前 21:24
common [原创]为什么时钟与寄存器之间加入buffer会增强时钟驱动能力  ...234 雨打溪风 2010-8-10 32/7651 13669239445 2018-7-10 21:20
common 悬赏 [原创]verilog testbench的问题讨论 - [悬赏资产 1 信元] 图片附件 zhangning029 2018-7-7 6/177 wuyi316904 2018-7-10 13:26
common   [原创]在FPGA中对一个浮点数进行下取整有什么好的方法? 附件  ...23 zhangtaozt 2011-3-9 29/5910 huih123456 2018-7-6 17:05
common   [原创]low power RTL 设计优化 图片附件 精华 3  ...23456..8 yaya126 2017-9-9 79/7906 、窝里康 2018-7-6 15:11
common [原创]cadence IUS9.2 ncverilog安装方法,环境设置,原创。 图片附件  ...23456..77 lsqswl 2011-12-4 762/70216 wzq199 2018-7-6 09:58
common   [原创]VSR yichaoren 2018-7-5 0/137 yichaoren 2018-7-5 16:56
common   [原创]第一次发帖:成功在RHEL6.2 x64上安装IUS9.2! 附件  ...23456..7 usstudio 2012-4-2 68/9750 wzq199 2018-7-5 12:43
common   [原创]求synopsys专用gcc安装包VG_GNU_PACKAGE安装教程  ...234 ideal2008 2015-8-12 31/2830 zzj0329 2018-7-5 12:15
common   [原创]ModelSim 库的编译及使用 附件 张成宇102 2018-6-16 2/197 baba_ship 2018-7-5 05:39
common   [原创]STA中的timing loops应该怎么理解呢 Marvin.Liang 2018-6-22 5/363 Marvin.Liang 2018-7-4 14:24