数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30082|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！

12 3 4 5 6 7 8 9 10 ... 860 / 860 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表

隐藏置顶帖 ISSCC2024 Session Digest PPT Short-Course ...2 3 4 5	james2007 2024-2-23	4620681	masmeq 前天 16:03
隐藏置顶帖从RTL到GDSII IC设计、IP协同管理专属培训(五星级酒店南京苏州上海合肥杭州等	jackzhang 2024-4-11	02027	jackzhang 2024-4-11 08:45
隐藏置顶帖忆阻器、第三代半导体等半导体材料与器件讲坛(资料+视频）	jackzhang 2024-3-8	010419	jackzhang 2024-3-15 09:26
隐藏置顶帖创芯大讲堂新课上线《DFT 设计与实现》限时75折	创芯讲堂运营 2023-11-15	611689	sutaotao2001 2024-2-17 13:03
版块主题
[原创] 数字IC设计，硕士3年（本科4年）经验，月薪	helloamigos 2024-1-3	83230	zhensshi 昨天 21:05
[原创] 关于MIPI C-phy中SSDC码的作用 New	767781537 7 天前	1119	767781537 昨天 19:00
[解决] vcs反标率如何查看	freemanhans 2023-2-1	102087	survivalmode 昨天 19:00
[求助] exciting host 如何理解？ New	yuanpin318 昨天 10:54	270	yuanpin318 昨天 18:14
[其它] 你们公司是在几月份提薪？	liguchu 2024-1-17	81346	silent_speak 昨天 18:06
[统计] 你是用VHDL还是用Verilog HDL？ ...2 3 4 5 6..88	buley 2011-9-8	878192916	binnq 昨天 16:53
[调查] FPGA/数字IC从业人员大家更倾向于定居哪个城市 ...2 3 4	senasdf 2022-7-19	3313941	binnq 昨天 16:44
[调查] 数字IC设计硕士年收入起薪调查，自2020年起~ ...2 3 4 5 6..7	杰克 2021-7-10	6432975	wangchenglong 昨天 16:43
[讨论] 作为IC设计的你，实际coding的时间占你工作时间的多少？ ...2	Mr.F_zyd 2023-10-18	153367	weimej33 昨天 16:41
[原创] 分频电路（9分频）设计	不忘初心灬214 2019-8-15	86943	chf1 昨天 16:36
[求助] FIR滤波器画图求解 New	海神波塞冬昨天 16:34	069	海神波塞冬昨天 16:34
[求助] ISE环境下使用Verilog设计RAM写模块出现问题	xjmiles 2015-8-27	62589	cyt66 昨天 16:27
[求助] ise综合的时候出现了问题（求助） ...2	cleocss 2010-9-5	1415550	cyt66 昨天 15:02
[讨论] 可以直接#10ps 这样吗 New	scutlee 昨天 13:41	1106	zsftm 昨天 14:14
[讨论] use macro parama has not been defined New	scutlee 昨天 13:48	021	scutlee 昨天 13:48
[求助] DC和PT中的时序约束是同一个吗？ ...2	flyingsheep 2013-3-25	1814532	方山剑客昨天 11:51
[求助] 有人用过Synopsys Embedit Integrator吗？ ...2	i_g 2020-7-2	146533	tvs 昨天 11:16
[原创] 集成电路静态时序分析与建模-刘峰 - [悬赏 2 信元资产] ...2 3 4 5 6	songsong001 2021-5-10	5912120	yuanpin318 昨天 10:04
[求助] 始终信号能接入到寄存器的D口做逻辑使用吗？ New	Wade_ 前天 16:40	2118	Wade_ 昨天 09:34
[讨论] 假如芯片只有一个PLL，又要做clock gate	scutlee 2024-4-15	6302	scutlee 昨天 09:28
[原创] PCIE New	want2019 前天 22:38	1172	jiangnaner 昨天 07:51
[资料] c家数字DDI22.12 ...2 3	kk2009 2023-5-26	292973	kk2009 昨天 01:19
[求助] 静态时序检查函数$skew的输入Limit在不同仿真平台有何限制要求	zhangyu_sh 2024-4-2	3176	binnq 前天 17:51
[原创] low power RTL 设计优化 ...2 3 4 5 6..30	yaya126 2017-9-9	296126077	binnq 前天 17:36
[资料] Verilog超详细教程 ...2 3 4 5 6..32	zxopenwgb 2016-9-18	31870737	binnq 前天 17:34
[调查] 平时在工程设计中 Xilinx的FPGA 常用，还是使用 Altera的FPGA 常用？ ...2 3 4 5 6..25	hongbutiao 2012-11-27	248106300	quakewangtao 前天 17:26
[资料] 分享Cadence XCELIUMMAIN_18.03.001 ...2 3 4 5 6..12	504472832 2018-4-16	11045737	binnq 前天 17:24
[讨论] 对于1bit信号,例如复位信号取反，使用 ~ 还是 ! ...2 3 4 5	PayPal 2022-7-22	478561	yuanpin318 前天 17:23
[求助] verilog中使用task出现的问题 ...2	hxfwdzx 2012-1-3	1317974	binnq 前天 17:19
[求助] MemoryCompiler Lincese识别不到, 输出错误	mmo 2024-1-24	4506	binnq 前天 17:10
[求助] 小数分频锁相环量化噪声问题求助	yishuibihan 2020-11-23	82876	binnq 前天 17:09
[求助] vcs 同步时钟采样问题-deraceclockdata没有用	xingerzh 2023-10-4	7639	binnq 前天 17:01
[求助] SMIC12nm 的memory compiler 如何使用 ...2 3	yue6688 2021-2-18	288972	binnq 前天 17:00
[原创] 写了个25g 以太网的fec rs(528,514) ...2	jennytanxx 2022-8-23	102189	wwf_fan 前天 11:51
[原创] PCIE x4 Gen2 高速数据传输，包括所有源代码，驱动和PC端程序 ...2 3 4 5 6..309	gvi-tech 2015-12-21	3083303340	Tommy_gyl 前天 11:45

12 3 4 5 6 7 8 9 10 ... 860 / 860 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30082|排名: 8

快速发帖

站长推荐 /3