设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收起/展开 收藏本版 (138) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 27 |主题: 30076|排名: 8 

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！
新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
全局置顶 隐藏置顶帖 ISSCC2024 Session Digest PPT Short-Course  ...2345 james2007 2024-2-23 4620223 masmeq 3 小时前
全局置顶 隐藏置顶帖 从RTL到GDSII IC设计、IP协同管理专属培训(五星级酒店 南京 苏州 上海 合肥 杭州 等 attach_img jackzhang 2024-4-11 01878 jackzhang 2024-4-11 08:45
全局置顶 隐藏置顶帖 忆阻器、第三代半导体等半导体材料与器件讲坛(资料+视频） jackzhang 2024-3-8 010277 jackzhang 2024-3-15 09:26
全局置顶 隐藏置顶帖 创芯大讲堂新课上线《DFT 设计与实现》限时75折 attach_img 创芯讲堂运营 2023-11-15 611550 sutaotao2001 2024-2-17 13:03
  版块主题   
[求助] 静态时序检查函数$skew的输入Limit在不同仿真平台有何限制要求 新人帖 zhangyu_sh 2024-4-2 3170 binnq 1 小时前
[讨论] 假如芯片只有一个PLL，又要做clock gate scutlee 2024-4-15 5269 binnq 1 小时前
[原创] low power RTL 设计优化 attach_img digest  ...23456..30 yaya126 2017-9-9 296125937 binnq 1 小时前
[资料] Verilog超详细教程 attachment  ...23456..32 zxopenwgb 2016-9-18 31870623 binnq 1 小时前
[资料] c家数字DDI22.12 attachment  ...23 kk2009 2023-5-26 282890 binnq 1 小时前
投票 [调查] 平时在工程设计中 Xilinx的FPGA 常用，还是使用 Altera的FPGA 常用？  ...23456..25 hongbutiao 2012-11-27 248106168 quakewangtao 1 小时前
投票 [统计] 你是用VHDL还是用Verilog HDL？  ...23456..88 buley 2011-9-8 878192776 binnq 1 小时前
投票 [调查] FPGA/数字IC从业人员大家更倾向于定居哪个城市  ...234 senasdf 2022-7-19 3313893 binnq 1 小时前
[资料] 分享Cadence XCELIUMMAIN_18.03.001  ...23456..12 504472832 2018-4-16 11045695 binnq 1 小时前
投票 [讨论] 对于1bit信号,例如复位信号取反，使用 ~ 还是 !  ...2345 PayPal 2022-7-22 478524 yuanpin318 1 小时前
[求助] verilog中使用task出现的问题 attach_img  ...2 hxfwdzx 2012-1-3 1317960 binnq 1 小时前
[求助] MemoryCompiler Lincese识别不到, 输出错误 attach_img mmo 2024-1-24 4497 binnq 1 小时前
[求助] 小数分频锁相环量化噪声问题求助 yishuibihan 2020-11-23 82868 binnq 2 小时前
[求助] vcs 同步时钟采样问题-deraceclockdata没有用 xingerzh 2023-10-4 7632 binnq 2 小时前
[求助] SMIC12nm 的memory compiler 如何使用 attach_img  ...23 yue6688 2021-2-18 288943 binnq 2 小时前
[求助] 始终信号能接入到寄存器的D口做逻辑使用吗？ attach_img New Wade_ 2 小时前 037 Wade_ 2 小时前
[原创] 写了个25g 以太网的fec rs(528,514)  ...2 jennytanxx 2022-8-23 102174 wwf_fan 7 小时前
[原创] PCIE x4 Gen2 高速数据传输， 包括所有源代码，驱动和PC端程序 attach_img digest agree  ...23456..309 gvi-tech 2015-12-21 3083303026 Tommy_gyl 7 小时前
[讨论] 异步复位同步释放和软复位 scutlee 2024-4-15 3160 scutlee 7 小时前
[讨论] 什么情况下可以不用复位同步释放 New scutlee 昨天 15:11 276 yuanpin318 8 小时前
[资料] LEDA培训讲义 attachment  ...2 低空翾翔 2016-10-7 145706 yuanpin318 8 小时前
[资料] uvm验证课程  ...234 fool123 2019-11-14 308814 ZQDN4 8 小时前
投票 [调查] 数字IC设计硕士年收入起薪调查，自2020年起~ attach_img  ...23456..7 杰克 2021-7-10 6432921 wangchenglong 8 小时前
[原创] 请教大家，vcs仿真时间如何设置 ？ american007 2023-5-8 61785 树欲静 8 小时前
[讨论] 访问DDR如果要跨越4K地址呢 scutlee 2024-3-27 2190 yuanpin318 8 小时前
[求助] 哪位大佬哥分享一下，我们一般做MCU芯片里面的Flash 模块/IP的资料 New BRN 昨天 16:24 179 深圳华芯 8 小时前
[求助] 有人用过Synopsys Embedit Integrator吗？ attach_img  ...2 i_g 2020-7-2 136503 penyu1987 18 小时前
[求助] VC Verification IP for SPI的Datasheet New Ellis 昨天 22:12 076 Ellis 昨天 22:12
[求助] DC的相关问题 attach_img nullptr 2024-3-22 7292 robin0612 昨天 16:49
[讨论] DDR 怎么时序约束 scutlee 2024-3-23 4269 robin0612 昨天 16:46
[讨论] 如果用到时钟的下降沿会有什么影响？？？ scutlee 2024-4-10 7275 robin0612 昨天 16:42
[原创] Xcelium/Jaspergold License 新人帖 attach_img  ...23456..15 dogor1 2019-4-19 14743544 eng_moh 昨天 15:14
[原创] spyglass check rules文档仅供大家一起学习 attachment  ...23 licongkai 2023-2-17 222335 kaixindelei 昨天 11:15
投票 [求助] 华为海思&MTK&龙芯&华芯通&上海复旦微电子&高拓迅达  ...23456..18 komatsu001 2016-10-27 175111382 Trlest 昨天 09:44
[原创] 最全Synopsys DC综合流程教程附DC综合脚本 attach_img  ...23456..9 1581689220 2020-2-26 8521201 ilxsh 前天 08:51
下一页 »
12345678910... 860下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-23 19:10 , Processed in 0.017454 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块