在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] 请问这是什么结构,该如何分析 新人帖 attach_img Mrikato 2023-12-24 8487 BJTUWKF 2023-12-25 12:50
[求助] 关于分频时钟用来的抽取采样的问题 COOL_红冰 2023-12-22 5279 haimo 2023-12-25 11:14
[求助] 关于spygalss的warning,STARC05-1.3.1.3 新人帖 eexng 2023-3-4 62750 yasimi 2023-12-25 09:51
悬赏 [求助] LEC时DW IP要怎么处理? - [悬赏 100 信元资产] flyskyseu 2023-12-21 5420 flyskyseu 2023-12-25 09:40
[原创] 从以太网或者wifi进来的数据CPU 如何接收? badegg3 2023-12-17 10459 atsga 2023-12-24 23:44
[求助] 挖矿算法verilog实现求助 - [阅读权限 255] 伏黑甚尔 2023-12-24 0237 伏黑甚尔 2023-12-24 23:06
[资料] 《手把手教你设计CPU——RISC_V处理器篇》_胡振波 新人帖 attachment  ...23456 dragon神 2021-3-18 5611316 jinghang 2023-12-24 20:50
[求助] 求《数字设计和计算机体系结构》习题答案 新人帖 费米能级 2023-12-24 0297 费米能级 2023-12-24 20:03
[求助] pt中check_timing报出有endpoint没有max delay,在dc中则没有报出 新人帖 aaaalei 2023-12-24 0250 aaaalei 2023-12-24 17:40
[求助] 多核垂直堆叠,多核电压堆叠,电压堆叠,简单多核实现求助 - [阅读权限 255] 伏黑甚尔 2023-12-24 0166 伏黑甚尔 2023-12-24 11:06
[资料] The_Zynq_Book_ebook_chinese attach_img  ...2 chenjun1234 2017-7-25 144573 cah07 2023-12-24 10:13
[求助] 用GTECH综合出的网表,如何仿真?  ...2 jimmy817 2016-1-13 136874 heidong123 2023-12-23 17:20
[求助] 后仿问题大合集!相信很多过来的朋友都碰到过,希望大家多多交流~~~共同进步 onion2014 2013-6-21 34718 fangwang85 2023-12-23 14:10
[求助] ubuntu20.04中的verdi的vdCov无法正常使用 attach_img  ...2 mrpp 2023-11-24 10726 ham8665746 2023-12-22 20:47
[求助] 二进制小数除法怎么设计成并行电路? attach_img Wade_ 2023-12-22 2358 jiangnaner 2023-12-22 19:27
[原创] LINUX系统基本操作指令集锦 ITdama 2019-8-7 84258 卷芯菜 2023-12-22 15:52
[讨论] NCVerilog調用C出現錯誤:ncsc_run: *E,TBBLDF: Failed to generate object tezhi 2018-1-4 22547 MengMeow 2023-12-22 15:41
[求助] 同步双端口sram同时对一个地址读写 gentlemanmei 2017-6-28 54688 ljacki 2023-12-22 11:40
[求助] 大佬进来,这种时序如何分析 Anturze 2023-12-21 1309 愤斗的香蕉 2023-12-22 10:16
[求助] verdi软件使用,波形背景颜色 attachment  ...2345 9065574912 2014-12-22 4619367 wangyuankun 2023-12-21 20:48
[求助] spyglass power estimation PECHECK08? attach_img haier822 2014-6-17 11706 bai252003 2023-12-21 16:07
[求助] spyglass power estimation 相关问题,可以只进行flip-flop的分析吗 haier822 2014-6-17 11854 bai252003 2023-12-21 16:03
[求助] 综合前check_timing报有unconstarin的warning attach_img w_HFUT 2020-7-20 32011 flyskyseu 2023-12-21 14:16
悬赏 [求助] check_timing老问题:unconstrain - [悬赏 100 信元资产] attach_img  ...2 w_HFUT 2020-7-20 115937 flyskyseu 2023-12-21 14:13
[资料] 精华无线通信FPGA设计  ...23456..9 niexiaohui 2011-10-26 8316894 jack_20150410 2023-12-21 10:09
[资料] FPGA设计经验谈 liuhuanjunfly 2023-4-28 41133 jack_20150410 2023-12-21 09:52
[求助] 用spectre后仿网表进行后仿真 attach_img 调皮捣蛋 2023-4-18 71927 芯手 2023-12-20 20:31
[求助] 65nm, 40nm, 28nm下的SRAM cell一般有多大?  ...2 Veriart 2015-2-11 138666 fanghui_yang 2023-12-20 16:46
[求助] 如何生成50Hz滤波器的抽头系数 attach_img 方出旭旭 2023-12-19 3336 liuguangxi 2023-12-20 11:20
[求助] verilogAMS可以用modelsim仿真吗 alex_fd12 2023-12-19 1305 liuguangxi 2023-12-20 11:13
[求助] VCS编译时碰到VFS_SDB_ERROR attach_img DuskWatcher 2022-4-12 21574 Topiler 2023-12-20 10:46
[资料] spyglass power文档 新人帖 attachment  ...23 absurd_d 2021-9-16 276583 qwe9991 2023-12-19 20:26
[资料] Vivado使用误区与进阶 PDF attachment digest  ...23456..30 zhouph 2016-8-3 29781021 qwe9991 2023-12-19 20:23
[求助] spyglass报的error:clock_info05应该怎么解决 新人帖 attach_img  ...2 2441697316 2023-11-1 13992 2441697316 2023-12-19 18:48
悬赏 [求助] 对于自己设计的测试向量生成器,如何让它对某个待测电路产生激励并分析故障覆盖率 - [悬赏 200 信元资产] SICETN 2023-12-19 0371 SICETN 2023-12-19 17:20
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 12:46 , Processed in 0.019740 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块