FPGA/ASIC/IC前端设计

[ 24849 主题 / 140330 回复 ]

版块介绍: FPGA,ASIC设计讨论及技术交流专区

版主: shiyinjita, HADIST, everhappy, yadog, tangyutao, neoitachi, dlb05061131, chinafpga, acgoal, guofu2010, arthur_wang_orz

收起/展开

本版规则

讨论区只允许讨论交流不允许上传资料,更不允许任何形式的灌水!

FPGA/ASIC/IC前端设计

 类型 作者/时间 回复 查看 最后发表
公告   公告: 注意:多附件分包上传时,每个分包不可以小于14M! jackzhang 2011-9-18    
本版置顶   [讨论]IC设计十年,这个账户12年,大家有啥想问的随便问,大牛路过就好,主要是新人们  ...234 rvisk 2017-12-15 38/1496 894438252 3 小时前
   版块主题   
new [原创]PCIE x4 Gen2 高速数据传输, 包括所有源代码,驱动和PC端程序 精华 3 帖子被加分  ...23456..192 gvi-tech 2015-12-21 1914/54258 uvloss 昨天 20:24
common [原创]基于FPGA的千兆以太网UDP 硬件协议栈 附件 精华 3  ...23456..11 eebinqiu 2016-2-15 107/7652 chenyifan 3 天前 20:24
common   [原创]基于MicroBlaze软核的嵌入式C编程经验总结 附件 精华 1  ...23456..13 FPGAASICII 2012-5-8 125/12946 givealittletime 3 天前 09:03
common [原创]工作10年的工程师的心得 精华 1  ...23456..55 dodoee 2009-11-12 544/47102 小妖的存在 4 天前 18:59
common [原创]个人写的DDR3的工作原理,欢迎大家拍砖! 图片附件 精华 1  ...23456..35 dzplay 2015-5-23 343/26856 alisone 4 天前 14:58
common   [资料]Vivado使用误区与进阶 PDF 附件 精华 3  ...23456..17 zhouph 2016-8-3 169/7319 ycwu133 5 天前 21:30
common   [原创]完全异步复位电路设计危害 附件 精华 3  ...234 飘渺仙 2017-1-17 30/1668 枪迷 5 天前 14:26
common   [原创]直流电机PWM产生电路,Verilog实现 附件 精华 3  ...2 xinzaihenhao 2015-10-4 17/1288 dreamwalker 5 天前 11:49
common   [原创]IC前端设计絮论 附件 精华 2  ...23456..29 jackertja 2011-5-3 285/35171 dreamwalker 5 天前 11:45
common [原创]分享我的h.264 decoder, Verilog源码与工程 附件 精华 3  ...23456..7 eebinqiu 2017-5-24 67/2877 my8310291 6 天前 12:13
common   [原创]low power RTL 设计优化 附件 精华 3  ...23456 yaya126 2017-9-9 51/3430 飞鸟一帆 2018-1-11 19:38
common [原创]基于XILINX的FPGA开发板设计的AES 128bit加解密算法 附件 精华 3  ...23456..7 丧尸暴龙兽 2015-11-22 63/3907 飞翔de蜗牛 2018-1-10 18:48
common   [原创]关于AHB总线verilog代码实现(design篇) 附件 精华 3  ...23456..9 hbhbts 2013-12-5 89/14148 涂满 2018-1-8 13:55
common   [原创]用FPGA实现简单的UDP/IP通信 图片附件 精华 3 帖子被加分  ...23456..13 dogbear2245 2017-1-16 124/8123 xivisi 2018-1-1 14:00
common   [原创]Verilog基本电路设计之三(异步FIFO) 图片附件 精华 3  ...23456..7 杰克淡定 2016-6-18 61/6694 sdlyyuxi 2017-12-29 18:57
common   [原创]我对IC设计流程的一些理解(数字IC部分) 精华 3  ...23456..15 zlmdmeail_80 2007-10-9 149/30550 cuixuexing 2017-12-13 13:56
common   Bitcoin miner 随笔 附件 精华 1 yintengfei 2014-6-27 4/1227 Ryggeor 2017-12-11 23:25
common   [原创]千兆以太网 TCP, UDP协议, FPGA实现 附件 精华 3  ...23456..10 eebinqiu 2016-2-1 98/12782 花涛 2017-12-5 22:44
common   [原创]跟着我从零开始入门FPGA(一周入门XXOO系列) 图片附件 精华 3 帖子被加分  ...23456..12 McuPlayer2013 2013-3-26 114/25330 kasuo 2017-12-5 18:16
common   [原创]9年FPGA工作总结,苦海无涯,穷逼多 精华 3  ...2345 sadlife1000 2016-12-10 47/6484 east0609 2017-12-5 10:44
common   [原创]基于FPGA之低速协议设计实验手稿及源码 附件 精华 3  ...23456..15 qinzhanao 2015-8-5 146/11217 yxsheron 2017-12-1 14:59
common [讨论]EDA工具梳理(持续更新中) 精华 1 帖子被加分  ...23456 johnny1209 2012-3-11 50/10825 smilesong 2017-11-29 17:00
common   [原创]Verilog基本电路设计之一(单bit跨时钟域同步) 图片附件 精华 3  ...23456..10 杰克淡定 2016-6-15 91/13857 xiaogou1233 2017-11-28 14:11
common   [原创]Verilog基本电路设计之四(去抖滤波) 图片附件 精华 3  ...23 杰克淡定 2016-6-20 25/2888 zqq624723237 2017-11-16 21:35
common   [原创]Verilog基本电路设计之二(时钟无缝切换) 图片附件 精华 3  ...23456..10 杰克淡定 2016-6-16 93/8129 马奎高 2017-11-13 15:54
common   [活动]【zynq征文】Zynq在Vivado的应用、源码 附件 精华 1  ...234 gaochy1126 2013-2-20 35/4588 easonC 2017-11-13 10:45
common   [讨论]【zynq征文】Zynq的编程参考设计 附件 精华 1  ...23 gaochy1126 2013-2-20 27/3874 cdting 2017-10-27 04:48
common   关于fifo深度问题 精华 3  ...23456..9 windzjy 2007-1-14 86/29495 h9f3 2017-10-17 12:34
common   [讨论]8b/10b编码与GTX的恩怨情仇 图片附件 精华 3  ...2 qiurijian 2017-10-10 14/625 ciscoo222 2017-10-13 22:19