FPGA/ASIC论坛讨论

[ 24490 主题 / 138063 回复 ]

版块介绍: FPGA,ASIC设计讨论及技术交流专区

版主: shiyinjita, HADIST, everhappy, yadog, tangyutao, neoitachi, dlb05061131, chinafpga, acgoal, guofu2010, arthur_wang_orz

收起/展开

本版规则

讨论区只允许讨论交流不允许上传资料,更不允许任何形式的灌水!

FPGA/ASIC论坛讨论

 类型 作者/时间 回复 查看 最后发表
公告   公告: 注意:多附件分包上传时,每个分包不可以小于14M! jackzhang 2011-9-18    
   版块主题   
new [原创]PCIE x4 Gen2 高速数据传输, 包括所有源代码,驱动和PC端程序 精华 3 帖子被加分  ...23456..175 gvi-tech 2015-12-21 1747/44505 zpf2014 昨天 22:24
new [原创]个人写的DDR3的工作原理,欢迎大家拍砖! 图片附件 精华 1  ...23456..33 dzplay 2015-5-23 324/22543 lihongpengtd 昨天 16:32
new   [原创]跟着我从零开始入门FPGA(一周入门XXOO系列) 图片附件 精华 3 帖子被加分  ...23456..12 McuPlayer2013 2013-3-26 111/22585 nizw123 昨天 13:56
common   Bitcoin miner 随笔 附件 精华 1 yintengfei 2014-6-27 3/1019 lp316 3 天前 20:24
common [原创]基于FPGA的千兆以太网UDP 硬件协议栈 附件 精华 3  ...23456..10 eebinqiu 2016-2-15 98/5949 szmyyl000 6 天前 18:18
common   [原创]Verilog基本电路设计之二(时钟无缝切换) 图片附件 精华 3  ...23456..9 杰克淡定 2016-6-16 86/6522 张安 6 天前 16:35
common   [原创]用FPGA实现简单的UDP/IP通信 图片附件 精华 3 帖子被加分  ...23456..10 dogbear2245 2017-1-16 99/5379 guyefeng123321 2017-9-18 22:27
common   [转贴]FPGA书目的泛读 精华 3  ...23456..7 leasor 2013-11-10 60/8751 小丁 2017-9-18 16:54
common   [活动]【更新,参加7月期】基于Xilinx Spartan-3E的真随机数发生器的设计 图片附件 精华 1  ...234 huiyuanai3 2012-6-25 35/7355 施永程 2017-9-17 20:51
common   [资料]Vivado使用误区与进阶 PDF 附件 精华 3  ...23456..14 zhouph 2016-8-3 133/5265 haibinlus 2017-9-17 13:27
common   [原创]基于FPGA之低速协议设计实验手稿及源码 附件 精华 3  ...23456..14 qinzhanao 2015-8-5 138/8943 piigle 2017-9-15 11:39
common   [原创]基于MicroBlaze软核的嵌入式C编程经验总结 附件 精华 1  ...23456..13 FPGAASICII 2012-5-8 121/11696 上学堂的小二郎 2017-9-11 09:39
common   [原创]系统工程师的素质 精华 1  ...23456..7 大能猫 2012-3-25 69/10831 殷工 2017-9-8 14:38
common   [原创]IC前端设计絮论 附件 精华 2  ...23456..28 jackertja 2011-5-3 274/32994 1170582782 2017-9-6 23:38
common [原创]基于XILINX的FPGA开发板设计的AES 128bit加解密算法 附件 精华 3  ...23456 丧尸暴龙兽 2015-11-22 55/2895 linger2003 2017-9-4 22:30
common   [活动]【zynq征文】Zynq在Vivado的应用、源码 附件 精华 1  ...234 gaochy1126 2013-2-20 34/4267 ouyangyu 2017-9-2 23:13
common   [原创]Verilog基本电路设计之一(单bit跨时钟域同步) 图片附件 精华 3  ...23456..9 杰克淡定 2016-6-15 86/11697 sureking 2017-9-1 17:41
common   [活动]【Zynq征文】ZedBoard典型运用电路图 附件 精华 1  ...23 gaochy1126 2013-2-20 27/7403 szmyyl000 2017-8-28 14:28
common   FPGA与88E1111千兆以太网实现—硬件 图片附件 精华 1  ...23456..17 topggmq 2014-11-25 160/29253 chinest2010 2017-8-28 13:44
common   [原创]千兆以太网 TCP, UDP协议, FPGA实现 附件 精华 3  ...23456..9 eebinqiu 2016-2-1 88/11061 chinest2010 2017-8-28 13:42
common [活动]【zynq征文】u-boot编译 图片附件 精华 1 huxiaokai2005 2013-1-30 7/2453 haibinlus 2017-8-27 10:12
common [讨论]今天华为面试题:异步FIFO读时钟是写时钟的100倍,或者写是读的100倍会出现什么问题? 附件 精华 3  ...23456..8 hiwzy 2016-9-11 70/8805 catcat_2 2017-8-24 19:38
common   关于fifo深度问题 精华 3  ...23456..9 windzjy 2007-1-14 85/28565 capcomwf 2017-8-14 12:26
common   [原创]Verilog基本电路设计之三(异步FIFO) 附件 精华 3  ...23456 杰克淡定 2016-6-18 56/5717 Apple_eert 2017-8-9 09:52
common   [原创]万兆以太网MAC帧CRC32算法 附件 精华 3  ...23 Danieliu 2017-5-23 26/914 Danieliu 2017-8-4 18:41
common   [原创]直流电机PWM产生电路,Verilog实现 附件 精华 3  ...2 xinzaihenhao 2015-10-4 12/1065 my8310291 2017-7-27 09:07
common   [原创]数字集成电路设计,我的梦 精华 3 帖子被加分  ...23456..28 aidepei 2008-12-3 274/53166 261风孩 2017-7-9 20:16
common   [解决]基于FPGA高精度TDC设计 附件 精华 3  ...23456 coyoo 2013-2-18 52/11106 beibei2881 2017-7-7 15:10
common   [原创]关于AHB总线verilog代码实现(design篇) 附件 精华 3  ...23456..8 hbhbts 2013-12-5 78/12354 hfut0288 2017-7-5 16:28
common   [原创]我对IC设计流程的一些理解(数字IC部分) 精华 3  ...23456..15 zlmdmeail_80 2007-10-9 147/29749 wh1125 2017-6-15 15:22
common [原创]在ModeSim SE中指定ISE12.x的仿真库之总结篇 附件 精华 3  ...234 fanyan861110 2011-1-31 39/7677 荒漠小草 2017-6-7 10:55
common   FPGA与88E1111千兆以太网实现—软件1(收发无协议数据) 附件 精华 1  ...23456..10 topggmq 2014-11-25 93/14031 chinagame729 2017-5-15 16:17
common   [原创]FPGA Tools Synthesis QoR Benchmark 精华 3 帖子被加分  ...234 Timme 2013-6-22 33/9203 garyqimonda 2017-4-30 11:02
common   [原创]做fpga不是你学到什么新知识,是方法。 精华 1 sadlife1000 2017-4-22 1/294 alex_leexiao 2017-4-24 08:13
common   [原创]9年FPGA工作总结,苦海无涯,穷逼多 精华 3  ...2345 sadlife1000 2016-12-10 45/5192 cuiapei 2017-4-19 09:05
common   [讨论]【zynq征文】Zynq的编程参考设计 附件 精华 1  ...23 gaochy1126 2013-2-20 26/3553 liuyang39 2017-4-1 22:14
common   [原创]基于Verilog 的几种边沿探测方法的比较 附件 精华 3 帖子被加分  ...23 chenpenghjh3 2011-11-14 28/2729 林卓凡 2017-3-24 11:04
common   [原创]“10010”序列检测器的状态是7个还是5个? 附件 精华 3  ...23456..10 KevinIC 2011-6-1 91/31737 ddxx 2017-3-21 14:09
common   [原创]完全异步复位电路设计危害 附件 精华 3  ...23 飘渺仙 2017-1-17 26/1240 yariyari 2017-2-28 21:46
common   [原创]抛砖引玉,同步器(四) 附件 精华 3  ...2345 immonster 2012-12-24 40/4975 owen70080 2017-2-28 17:26
common   [原创]FPGA的用途及前进之路 精华 1  ...23456..11 henghengnana 2011-8-29 101/29375 ljczl 2017-2-9 16:52
common   [资料]FPGA实现的实时流水线连通域标记算法文档和代码 附件 精华 3 ccpp123 2017-1-20 0/282 ccpp123 2017-1-20 08:48
common   [原创]ic行业应届毕业生求职记录 精华 3  ...23 nixiaodao 2015-10-14 26/5286 fpgawuhan 2017-1-18 15:39
common   [活动][Zynq征文]Zynq器件存储控制器介绍(原创) 图片附件 精华 1 wdzfd 2013-2-25 5/2933 youyou_hua 2017-1-14 22:49
common   发帖咨询:xc7z020中的PL处理器如何驱动PS处理器中的DDR3控制器啊? 精华 1 kaikai_2014 2014-10-21 4/1594 constatine 2017-1-9 15:48
common   FPGA与88E1111千兆以太网实现—软件2(收发UDP协议序) 精华 3  ...2 topggmq 2014-11-27 17/3246 topggmq 2017-1-3 10:27
common   [原创]关于set_max_fanout的准确理解和说明 精华 1  ...23456 doonny 2011-12-31 51/13253 leijing 2016-12-2 21:54
common   [讨论]自己写的DDR2控制器(含PHY)在FPGA上跑到1066了【27楼更新手动PR/时钟树介绍】 附件 精华 3 帖子被加分  ...23456..23 Timme 2012-8-10 223/55467 神奇的海螺 2016-11-15 10:32
common   [活动]【zynq征文】u-boot image生成 图片附件 精华 1 huxiaokai2005 2013-2-18 4/4986 bjxydedu118 2016-11-13 11:29
common   [活动][Zynq征文]Zynq器件XADC的使用(原创) 图片附件 精华 1 wdzfd 2013-2-19 3/4932 江山无限辉 2016-11-8 10:23