数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30086|排名: 11

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！

12 3 4 5 6 7 8 9 10 ... 860 / 860 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表

隐藏置顶帖 ISSCC2024 Session Digest PPT Short-Course ...2 3 4 5	james2007 2024-2-23	4720918	hans_zimmer 昨天 08:57
隐藏置顶帖从RTL到GDSII IC设计、IP协同管理专属培训(五星级酒店南京苏州上海合肥杭州等	jackzhang 2024-4-11	02113	jackzhang 2024-4-11 08:45
隐藏置顶帖忆阻器、第三代半导体等半导体材料与器件讲坛(资料+视频）	jackzhang 2024-3-8	010497	jackzhang 2024-3-15 09:26
隐藏置顶帖创芯大讲堂新课上线《DFT 设计与实现》限时75折	创芯讲堂运营 2023-11-15	611764	sutaotao2001 2024-2-17 13:03
版块主题
[讨论] 对于1bit信号,例如复位信号取反，使用 ~ 还是 ! ...2 3 4 5	PayPal 2022-7-22	478584	yuanpin318 昨天 22:06
[求助] verdi波形窗口数据显示如何显示位定点小数 New	live_不易昨天 21:20	018	live_不易昨天 21:20
[讨论] 为什么这种结构的复位电路可以避免复位不同步的问题 New	wenfangsibao 昨天 20:45	062	wenfangsibao 昨天 20:45
[资料] 锁相环学习非常经典的两本书《锁相环（PLL）电路设计与应用》《锁相环设计、仿... ...2 3 4 5 6	艾艾小阳 2021-5-12	538984	rnysun 昨天 20:30
[统计] 你是用VHDL还是用Verilog HDL？ ...2 3 4 5 6..88	buley 2011-9-8	878193108	binnq 昨天 20:21
[原创] 数字IC设计，硕士3年（本科4年）经验，月薪	helloamigos 2024-1-3	83277	zhensshi 昨天 19:47
[调查] FPGA/数字IC从业人员大家更倾向于定居哪个城市 ...2 3 4	senasdf 2022-7-19	3313986	binnq 昨天 18:20
[讨论] uart的testbench怎么写呢？？？ New	scutlee 昨天 09:51	371	数学必考150 昨天 18:05
[原创] PCIE x4 Gen2 高速数据传输，包括所有源代码，驱动和PC端程序 ...2 3 4 5 6..309	gvi-tech 2015-12-21	3084303544	屁屁凉昨天 17:57
[讨论] 异步复位同步释放和软复位	scutlee 2024-4-15	6210	robin0612 昨天 15:47
[讨论] 关于逻辑电路不同写法的功耗。 New	scutlee 昨天 15:23	063	scutlee 昨天 15:23
[统计] 10年以上芯片设计薪酬 ...2	Backer 2022-11-14	116064	mrhe1982 昨天 14:11
[调查] 数字IC设计硕士年收入起薪调查，自2020年起~ ...2 3 4 5 6..7	杰克 2021-7-10	6433004	wangchenglong 昨天 14:08
[其它] 你们公司是在几月份提薪？	liguchu 2024-1-17	81366	silent_speak 昨天 14:07
[统计] 应届生毕业工作意愿方向调查 ...2	固执的寻觅 2019-10-13	1913442	a2532927 昨天 13:42
[求助] 用Genus synthesis后缺少VDD VSS 问题	Jabbawackeez 2020-10-5	51605	leejohannes 昨天 13:35
[求助] DC warning: The specified replacement character(_)is conflicting with the specified allowed or ...	starkxiu 2022-4-20	22046	starkxiu 昨天 10:07
[原创] 关于MIPI C-phy中SSDC码的作用	767781537 2024-4-18	1127	767781537 前天 19:00
[解决] vcs反标率如何查看	freemanhans 2023-2-1	102102	survivalmode 前天 19:00
[求助] exciting host 如何理解？ New	yuanpin318 前天 10:54	280	yuanpin318 前天 18:14
[讨论] 作为IC设计的你，实际coding的时间占你工作时间的多少？ ...2	Mr.F_zyd 2023-10-18	153377	weimej33 前天 16:41
[原创] 分频电路（9分频）设计	不忘初心灬214 2019-8-15	86958	chf1 前天 16:36
[求助] FIR滤波器画图求解 New	海神波塞冬前天 16:34	081	海神波塞冬前天 16:34
[求助] ISE环境下使用Verilog设计RAM写模块出现问题	xjmiles 2015-8-27	62592	cyt66 前天 16:27
[求助] ise综合的时候出现了问题（求助） ...2	cleocss 2010-9-5	1415562	cyt66 前天 15:02
[讨论] 可以直接#10ps 这样吗 New	scutlee 前天 13:41	1126	zsftm 前天 14:14
[讨论] use macro parama has not been defined New	scutlee 前天 13:48	029	scutlee 前天 13:48
[求助] DC和PT中的时序约束是同一个吗？ ...2	flyingsheep 2013-3-25	1814548	方山剑客前天 11:51
[求助] 有人用过Synopsys Embedit Integrator吗？ ...2	i_g 2020-7-2	146543	tvs 前天 11:16
[原创] 集成电路静态时序分析与建模-刘峰 - [悬赏 2 信元资产] ...2 3 4 5 6	songsong001 2021-5-10	5912138	yuanpin318 前天 10:04
[求助] 始终信号能接入到寄存器的D口做逻辑使用吗？ New	Wade_ 3 天前	2134	Wade_ 前天 09:34
[讨论] 假如芯片只有一个PLL，又要做clock gate	scutlee 2024-4-15	6311	scutlee 前天 09:28
[原创] PCIE New	want2019 3 天前	1187	jiangnaner 前天 07:51
[资料] c家数字DDI22.12 ...2 3	kk2009 2023-5-26	293001	kk2009 前天 01:19
[求助] 静态时序检查函数$skew的输入Limit在不同仿真平台有何限制要求	zhangyu_sh 2024-4-2	3181	binnq 3 天前

12 3 4 5 6 7 8 9 10 ... 860 / 860 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30086|排名: 11

快速发帖

站长推荐 /2