在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[资料] 绝对经典!同步世界中的异步信号 attachment  ...23456..14 lu0214 2010-1-25 13720266 yqynier 2017-8-6 13:52
asic逻辑综合及design compiler(DC)的使用 attachment  ...23456..7 realplayer 2007-11-20 6410890 yqynier 2017-8-6 13:23
[原创] TSMC syn library ilwork2 2017-7-8 31974 ilwork24 2017-8-6 02:44
[转贴] [转载]Xilinx AXI-Stream IP调试日记 ebullience 2013-5-24 618675 gaojiabao 2017-8-5 22:32
ANSOFT的高速设计讲义 attachment ihm 2008-11-6 21600 opqfeixue122 2017-8-5 10:33
[资料] Encounter User Guide 2010 attachment  ...23 wbaocy1982 2011-2-8 225363 wanhi 2017-8-5 00:56
[活动] 台灣的ic compiler課程 ee860678 2016-11-8 11713 ralphtwtw 2017-8-4 15:38
RISC CPU课件 shanrui11 2007-12-25 83454 zhangwendong 2017-8-4 10:13
[资料] ☆Verilog HDL高级数字设计 by Michael D. Ciletti 课后答案☆ attachment  ...2345 zhuyeyi 2011-4-19 429680 QQben 2017-8-4 08:42
夏宇闻-Verilog经典教程 attachment  ...23456..20 z055795694 2009-1-31 19824326 kagaya 2017-8-3 11:16
[资料] 千兆网phy芯片 attachment newfaceegg 2012-10-14 43858 stalinamit 2017-8-2 02:24
[资料] ModelSim 6.6d破解 attachment  ...23456..30 rabbitpan 2010-12-3 29842927 zheshiwo 2017-8-2 00:06
[招聘] 新加坡科技设计大学(SUTD)诚聘有FPGA开发经验的研究助理, 博士后, 研究员 hire_FPGA 2017-8-1 01970 hire_FPGA 2017-8-1 20:15
[原创] 自己整理的关于AES加密的资料 共享下 attach_img  ...23456 xiaoye45 2010-12-28 5211014 chinest2010 2017-8-1 15:45
北大数字集成电路设计入门PPT attachment  ...23456 lindailun 2007-2-2 5810027 guyong1234567 2017-8-1 10:36
[原创] WPWS和TPWS Liz6868 2015-5-31 15431 justfigo 2017-7-31 09:51
[资料] Debugging Logic Synthesis and Timing Optimization QOR attachment  ...2 cxyfisher 2010-2-13 154500 pradeepmadhava1 2017-7-31 01:56
锁相环PLL原理与应用 attachment  ...23456..18 frank123 2006-12-16 17929994 chinest2010 2017-7-30 09:55
[资料] 利用verilog实现数据排序 attach_img  ...23456..10 xuhao417347761 2010-3-1 9223282 13515102587 2017-7-30 07:21
[原创] Mixed Synopsys versions on Linux CentOS haider 2017-7-29 01948 haider 2017-7-29 19:08
(华为专利)一种将异步时钟域转换成同步时钟域的方法 attachment  ...23456..20 iampeter 2009-8-9 19824177 wsxcde00 2017-7-28 23:52
verilog hdl教程135例 attachment shliang 2007-10-12 61979 lynn_yp 2017-7-28 21:11
FPGA的大量课件和实验源代码,适合中级水平的人员使用。5 attachment xuefei 2007-4-25 92824 lynn_yp 2017-7-28 21:09
[原创] FPGA设计DDS工程 attachment  ...2 azhe5587 2012-4-3 103330 lynn_yp 2017-7-28 21:06
Aldec.Active-HDL.v8.1的破解 attachment  ...2345 lightwolf 2009-1-16 4411101 xiaohe87 2017-7-28 13:47
[求助] i2c测试程序 jiannanc 2017-7-27 11647 jiannanc 2017-7-27 16:20
VHDL 参考手册.pdf和modelsim使用教程6[1].0.pdf attachment  ...23 zhihuixing 2006-11-25 256306 vinocherish 2017-7-27 16:19
[资料] modelsim及破解文件win64 __10.4 jiannanc 2017-7-24 72028 jiannanc 2017-7-27 14:52
VHDL编程教学示例 attachment  ...23456..7 datou424 2008-8-6 6713204 my8310291 2017-7-27 14:32
eproduct designer使用手册 attachment  ...23 xqj789 2008-1-5 228639 peng19991220 2017-7-26 22:05
[资料] soc ebook Verification Techniques for System-Level Design attachment  ...2 wilsonwang 2012-8-26 193506 pravy12321 2017-7-25 01:21
[原创] MICROBLAZE学习总结 更新中 ISE14.7 djqlyy 2015-3-2 33279 mlfly 2017-7-24 19:57
[资料] ISE14.5设计教程 attachment  ...234 小弱一个 2013-10-9 397007 mlfly 2017-7-24 19:53
[资料] MICRON_DDR2 SDRAM芯片verilog仿真模型以及器件编号说明 attachment  ...23456..7 jerious11 2011-3-7 6715913 dxf8012008 2017-7-24 18:13
【aliputa出品】中文教程第二波:ASTRO自动布局布线中文简要流程 attachment  ...23456..12 aliputa 2008-12-3 11320921 wangdi139448 2017-7-24 15:53
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-20 04:57 , Processed in 0.031591 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块