在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收起/展开 收藏本版 (150) |订阅

数字IC设计资料(IC前端|FPGA|ASIC) 今日: 49 |主题: 26039|排名: 4 

请上传附件分包大小设置到64M内
全局置顶 隐藏置顶帖 ISSCC2024 Session Digest PPT Short-Course  ...2345 james2007 2024-2-23 4720739 hans_zimmer 2 小时前
全局置顶 隐藏置顶帖 从RTL到GDSII IC设计、IP协同管理专属培训(五星级酒店 南京 苏州 上海 合肥 杭州 等 attach_img jackzhang 2024-4-11 02048 jackzhang 2024-4-11 08:45
全局置顶 隐藏置顶帖 忆阻器、第三代半导体等半导体材料与器件讲坛(资料+视频) jackzhang 2024-3-8 010433 jackzhang 2024-3-15 09:26
全局置顶 隐藏置顶帖 创芯大讲堂新课上线《DFT 设计与实现》限时75折 attach_img 创芯讲堂运营 2023-11-15 611708 sutaotao2001 2024-2-17 13:03
  版块主题   
[资料] HDMI协议分享 HDMI2.0 attachment  ...23456..14 student2010 2020-6-16 13332484 binnq 5 分钟前
[原创] Prime Time User Guide:2016版本 attachment  ...23456..14 踏燕马 2016-6-17 13338224 binnq 7 分钟前
[资料] 书籍《嵌入式高速串行总线技术-基于FPGA实现与应用》 attachment  ...234 菜鸟要飞 2023-8-31 361903 binnq 8 分钟前
[资料] Xilinx系列FPGA芯片IP核详解 [刘东华编著] attachment  ...23456..19 yhsy1002 2017-6-6 18737124 binnq 9 分钟前
[原创] 自己整理的GVIM常用快捷键 attachment  ...2 夏尔 2019-11-29 111961 binnq 13 分钟前
[资料] 完美时序-时钟产生和分发设计指南 PDF版 attach_img  ...234 small5 2016-8-27 397451 binnq 14 分钟前
[资料] 高性能处理器设计经典资料 新人帖 attachment gogo16888 2021-10-29 51401 ic886 23 分钟前
[原创] Verdi与VCS交互的反向模拟 attachment gogo16888 2022-7-28 51302 ic886 26 分钟前
[原创] 最好的Verilog调试器——DVE学习资料 attachment gogo16888 2022-7-16 11110 ic886 29 分钟前
[资料] EF A Lic Gen 0.4 b图文使用教程 attachment liude19832006 2021-8-13 55725 overrun 半小时前
[原创] VCS与Verdi的交互使用资料 attachment gogo16888 2022-7-16 11243 ic886 半小时前
推荐:Interconnection.Networks.An.Engineering.Approach attachment  ...2345 alexander.yin 2007-10-4 426472 adeux2000 半小时前
[资料] 【2021】ASIC Design and Synthesis. RTL Design Using Verilog attachment  ...23456..8 RFstudent 2021-9-4 7110272 binnq 半小时前
[原创] dma技术的工作原理分析 attach_img Cazoky 2021-10-26 61917 binnq 半小时前
[资料] 通信系统中的多采样率信号处理 中文版及英文版(重发) attachment  ...23456..8 pusher_yxg 2012-12-9 7216130 binnq 半小时前
[原创] synopsys的DMAC,需要自取 attachment  ...2 wangli_peking 2023-6-12 132029 binnq 半小时前
[资料] Clifford E. Cummings经典论文合集(更新systemVerilog等) attachment  ...23456..13 foveryoung 2010-10-13 12628652 binnq 1 小时前
[原创] 数字集成电路:电路、系统与设计(第二版) attachment  ...23456..16 zuige2011 2013-3-31 15228513 binnq 1 小时前
[资料] 几本抗辐射的书 @2002-2019 attach_img  ...23456..9 2046 2022-11-1 847572 binnq 1 小时前
[资料] 整理的一些华为资料,有兴趣的朋友可以看看 attachment 329879762 2019-3-7 81654 binnq 1 小时前
[原创] VCS、Verdi license破解遇到的问题和解决的方法 attachment  ...2345 1016958509 2017-12-23 4723697 zhihua.li 1 小时前
[资料] 计算机原理与设计:Verilog HDL版(英文版) attachment New liguchu 2 小时前 385 zixin1hao 1 小时前
[资料] VC_SpyGlass_RDC_Training attachment  ...2 xiaocat85 2023-8-20 191476 binnq 1 小时前
[资料] 3款modelsim软件分享  ...2 郑楷山 2020-12-24 195086 binnq 1 小时前
[资料] 数字集成电路分析与设计: 深亚微米工艺 第3版 attachment  ...23 icer-amies 2023-8-17 291375 zixin1hao 1 小时前
[资料] FPGA时序约束教程 attachment  ...23 xdwinter2021 2021-4-16 283926 binnq 1 小时前
[原创] Synopsys SOC architecture lecture attachment  ...2345 tpungi 2020-9-25 459367 jinyichu 1 小时前
[转贴] LMS算法原理及推导 新人帖 chenjirong 2019-12-19 72181 binnq 1 小时前
[资料] verilog高级数字系统设计技术与案例分析 attachment  ...23456..33 mlgbb 2021-6-18 32428842 binnq 1 小时前
[求助] 《数字滤波器的MATLAB与FPGA实现——Altera/Verilog版(第2版)》 attachment xiewushuang 2021-7-15 71406 binnq 1 小时前
[资料] Tanner13.0破解软件及安装流程 attachment  ...234 mlch1992 2014-4-15 369540 binnq 2 小时前
[资料] memory compiler(smic.18工艺) attach_img  ...23 cjz5209368 2016-8-25 2512617 binnq 2 小时前
VCS DVE用户指导手册 attachment  ...23456..12 cyflamingo 2009-12-1 11127340 binnq 2 小时前
牛级书:数字信号处理的FPGA实现(第3版) attachment  ...23456..64 loveineda 2008-2-27 63476744 binnq 2 小时前
[原创] FPGA-Based Prototyping Methodology Manual attachment  ...23456..9 jiancongwoo 2011-9-14 8517878 binnq 2 小时前
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-25 11:36 , Processed in 0.017045 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块