在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (385) |订阅

Layout讨论区 今日: 51 |主题: 10947|排名: 4 

[求助] cadence在run pex提取寄生参数时,出现undefined layer name parameter 知足0824 2017-8-16 76128 KAKOII 2024-3-6 14:03
[求助] pcell制作时,如何去掉w、l带有的单位u? 姜姜姜 2024-3-6 0165 姜姜姜 2024-3-6 13:50
[原创] 分享一个合并gds的方法 attach_img  ...23456..7 thomas2087 2014-7-2 6260392 Cindyren 2024-3-6 11:03
[讨论] 版图中金属线的宽度选择  ...23456 lixiaojun707 2011-11-18 5337613 Cindyren 2024-3-6 10:58
[原创] 改metal层次脚本,适用所有工艺 attachment  ...2 sun19891229 2021-6-25 153976 C7cgff 2024-3-6 10:34
[求助] 求Custom Compiler教程 YSF33 2023-8-2 5642 kiling. 2024-3-6 10:14
悬赏 [求助] candence跑LVS出错,小白求出,请大佬们指教 新人帖 - [已解决] attach_img  ...2 Eternal奺 2024-3-5 20448 Eternal奺 2024-3-5 19:13
投票 [原创] 大家把所知道的版图工程师每月薪资在这投下吧,做个分享  ...23456..27 long5159 2011-10-28 264142274 ONE-PIECE 2024-3-5 16:50
[求助] IP merge的问题 新人帖 leland.li 2024-2-21 4479 leland.li 2024-3-5 16:18
悬赏 [求助] 请教各位大哥,版图中check打孔是否充分的rule怎么写! 新人帖 - [已解决] attach_img qwe585650 2023-11-8 81020 jinpeng.li 2024-3-5 16:04
[求助] 关于IC61使用XL,修改原理图参数后,无法显示对应的关系(已解决) attach_img  ...2 tjjsjin 2018-12-24 114985 里里 2024-3-5 14:06
[求助] virtuoso中的Hierarchy 的flatten是什么?怎么用的?谢谢  ...2 sys0613 2017-8-22 1411419 BJUTZZM 2024-3-5 13:17
[原创] 分享一个小小脚本 attachment  ...2 ZC11 2023-8-1 182340 Lucas008 2024-3-5 11:52
[讨论] StarRC集成到Virtuoso问题讨论 lmgrd 2016-3-23 45310 ouyuforever 2024-3-5 11:40
悬赏 [招聘] 新人现在要怎么入行 新人帖 - [已解决] 十甫寸丶 2024-3-5 4580 A565417449 2024-3-5 11:39
[求助] 有源区与氧化层(AA与OD) 新人帖 lbliu 2019-8-13 710526 ncash0933 2024-3-5 10:29
[求助] 版图中的ESD与EAD LYS013 2021-3-16 62013 ncash0933 2024-3-5 10:28
[求助] 关于cdl转化成schematic的device map file的问题 attach_img  ...2345 myfootprints0 2013-8-15 4728446 ncash0933 2024-3-5 09:58
[求助] layout xl 丢失连接关系求助 yangheSDUT 2024-3-4 2242 yangheSDUT 2024-3-4 17:43
[讨论] 版图小知识集合贴(请各位大神都能留个言)谢谢 大家一起学习奋斗 attach_img  ...23456..30 tjjsjin 2018-11-16 32171234 ZANK 2024-3-4 17:34
[求助] 跑drc怎么能box住某个模块的drc attach_img  ...2 wangxu19950704 2023-8-9 151451 P_duan 2024-3-4 17:27
[资料] CDL导成原理图的操作实例 attachment  ...2 adicer007 2018-12-5 135859 大熊猫is国宝 2024-3-4 16:55
投票 [原创] 大型项目(GDS10G以上) Tapeout signoff : Run Hierarchical DRC/ Run flatten DRC  ...2 sunsky2010 2022-2-10 175003 世一归 2024-3-4 15:50
[求助] lvs 识别不了器件 attach_img aybc 2024-2-27 10498 zqy_xingyyan 2024-3-4 13:40
[求助] 关于画版图使源漏共用问题 attach_img RayMiin 2022-5-4 93669 BJUTZZM 2024-3-4 13:28
[求助] 求助:为什么layout变成了migrate attach_img miamiamia 2024-3-4 2389 miamiamia 2024-3-4 10:31
[求助] 工具的使用 g1olez 2024-3-1 6380 g1olez 2024-3-4 10:24
[求助] StarRC CCI FLOW hefeibo 2023-11-6 3528 hefeibo 2024-3-4 10:09
[求助] oa文件怎么打开 danalog 2024-3-3 7309 tea_whz 2024-3-4 10:06
[求助] 有方法重建flaten layout和flatten schematic之间链接关系的方法或者eda吗。 uzljuljz 2024-3-1 0208 uzljuljz 2024-3-4 09:50
悬赏 [求助] 求助在IC617(618)怎么设计PCELL,我比较笨,希望能说详细点,感激不尽! - [已解决] attachment  ...2 jessiann 2024-3-1 17730 LegendLee 2024-3-4 09:33
[求助] 大佬们,LVS出现supply error是什么问题啊? 新人帖 attach_img 工藤新一 2024-3-2 3324 ccn87569214 2024-3-4 09:11
[求助] 分段阵列电阻和折叠电阻有什么区别? attach_img miamiamia 2024-2-18 7509 miamiamia 2024-3-4 09:05
[求助] 都说pring与nring可以隔离衬底噪声,为什么衬底有噪声啊? sming薇 2024-3-2 3377 xduic 2024-3-4 08:49
[求助] register file版图布局 新手IC工程师 2024-3-1 1203 tosayes 2024-3-3 21:15
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 19:41 , Processed in 0.032178 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块