数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 27 |主题: 30076|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 46 47 48 495051 52 53 54 ... 56 / 56 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[讨论] 求助一个DSP buider的问题	173660575 2011-8-12	02548	173660575 2011-8-12 11:59
[讨论] vhdl语法讨论	xc5552003 2011-8-10	47454	jsyzzxiaomin 2011-8-12 11:10
[讨论] 敝人对于工程技术的认识，感觉	zhq415758192 2011-8-10	52064	Xiao_Fex 2011-8-10 18:21
[讨论] KEIL调试CORTEX	潶崎一护 2011-8-8	14684	demonsolar 2011-8-8 12:47
[讨论] 如何用synplify综合ALTERA IP ...2	welliu 2011-8-4	117031	welliu 2011-8-6 11:58
[讨论] FPGA关于分频时钟信号的约束的请教和讨论	ertss 2011-8-4	12182	我将真事隐去 2011-8-5 09:21
[讨论] 关于断言的使用	ohgreat 2011-8-3	12949	110500623 2011-8-3 17:04
[讨论] CHIPSCOPE的问题	潇湘月色 2010-7-16	62708	victor2011fpga 2011-8-1 21:24
[讨论] Verilog哪些描述可能占用大量LEs	water少 2011-8-1	23305	hllyh 2011-8-1 20:21
[讨论] always组合逻辑的问题 ...2 3	shxr 2011-7-4	226527	lhlhualin 2011-7-25 12:44
[讨论] FPGA和ASIC的学习有何异同 ...2	subrant 2011-7-16	105312	subrant 2011-7-19 22:57
[讨论] 大家都觉得中国的IC人才几年之后能在国内有用武之地	subrant 2011-7-16	72289	subrant 2011-7-19 22:37
[讨论] DONE管脚为什么在配置时一直保持低电平。。。。	丨灬超 2011-7-18	12688	丨灬超 2011-7-18 22:25
[讨论] 大家在做前端时有没遇到非要用异步设计的时候？ ...2	ohgreat 2011-7-7	124309	lhlhualin 2011-7-12 22:13
[讨论] 有谁知道Altera的IP怎么卖的啊？	asyou 2011-6-30	92723	a0000444 2011-7-12 12:27
[讨论] 双向端口verilog 这样写会游什么问题？	jonathanhys5 2011-7-7	92953	luxyth 2011-7-12 00:29
[讨论] NIOS II使用EPCS64做代码空间的问题	asyou 2011-7-11	02059	asyou 2011-7-11 16:53
[讨论] 用FPGA实现数字电源控制器的成本问题	whateverj 2011-7-6	23688	dlb05061131 2011-7-7 16:19
[讨论] DDR3接口低功耗的设计	wangyingwei 2011-7-7	03511	wangyingwei 2011-7-7 12:29
[讨论] 做技术可以走向何方——生活、事业、梦想。。。 ...2 3 4	subrant 2011-6-21	368495	lizhen89 2011-7-4 22:19
[讨论] quartus10.1的中文支持依然令人失望，谁有解决方案么？ ...2 3	bmytiger 2010-12-16	297431	weilvlun 2011-7-1 17:01
[讨论] FPGA有必要做时序约束吗？ ...2	huanguestc002 2011-6-24	184327	shawnelee88 2011-6-29 17:29
[讨论] 时钟边沿采样	hellocai 2011-6-25	75076	hqhjj 2011-6-28 12:29
[讨论] 如何用Modelsim观察源代码中的中间寄存器信号	tdyizhen1314 2010-6-10	98270	elecmin 2011-6-28 11:09
[讨论] 发现Quartus II的一个BUG！	asyou 2011-6-27	11803	Lawee 2011-6-27 19:15
[讨论] FPGA FANOUT请教	misrig001 2011-5-5	74076	freeren_liming 2011-6-25 22:05
[讨论] 美华裔学者科研成果有望助互联网速度提高万倍	yuanwolf2008 2011-5-23	51997	yuanwolf2008 2011-6-20 15:51
[讨论] 讨论下为什么要把时钟产生模块单独拿出来综合吗 ...2	wangxuede220 2011-6-11	105274	八部众生 2011-6-16 00:46
[讨论] dc综合时为什么需要将clock和复位信号的drive设为0呢？ ...2	wangxuede220 2011-6-12	106742	wangxuede220 2011-6-14 11:20
[讨论] 关于DC综合，和大家讨论一下	wangxuede220 2011-6-9	94499	wangxuede220 2011-6-11 11:20
[讨论] 如何用C做硬件描述	xiaobing2003 2011-6-10	22017	xiaobing2003 2011-6-10 16:28
[讨论] 大家在xilinx中如何实现串并转换的？	bengol 2011-6-9	15636	eatman3380 2011-6-10 14:29
[讨论] modelsim 中文显示问题	neumdx 2011-6-3	31963	heitai 2011-6-9 20:41
[讨论] ISE11.1new source wizard里没有IP generator和testbench	ICSYS 2011-4-29	31959	ICSYS 2011-6-5 21:33
[讨论] Xilinx ISE综合稳定性怎么样？	asyou 2011-6-3	42770	demonsolar 2011-6-3 17:22

1 ... 46 47 48 495051 52 53 54 ... 56 / 56 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 27 |主题: 30076|排名: 8

快速发帖

站长推荐 /3