数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 17 |主题: 30086|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

123 4 5 6 7 8 9 10 ... 56 / 56 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[讨论] ｄｄｒ的时序约束有什么特别注意的地方	scutlee 2024-3-18	0162	scutlee 2024-3-18 10:56
[讨论] ddr的时序约束有什么要注意的地方？？？	scutlee 2024-3-16	0147	scutlee 2024-3-16 15:11
[讨论] 请教关于MTP的设计	飞龙啸天1 2024-3-7	2342	飞龙啸天1 2024-3-8 19:52
[讨论] 数字IC前端对DC的使用需要到什么程度	like_play_nt 2024-3-8	2348	like_play_nt 2024-3-8 16:41
[讨论] input delay和output delay怎么设置呢？？应该设置多大	scutlee 2024-3-3	6441	潇洒的蛋壳Chris 2024-3-8 13:43
[讨论] 关于芯片逆向设计的一些迷茫 ...2 3 4 5	IC.Michael 2015-5-4	4416152	xxso 2024-3-7 20:34
[讨论] 综合的话应该选哪个coner的库	scutlee 2024-3-3	7393	唐三彩骆驼 2024-3-5 22:35
[讨论] 前端的同学做spyglass CDC都遇到什么问题	scutlee 2024-3-2	2342	silent_speak 2024-3-4 08:37
[讨论] AXI exclusive monitor	scutlee 2024-3-2	3346	Cpual333 2024-3-3 11:40
[讨论] hold time violation怎么修？？	scutlee 2024-3-3	1335	AlvinRolling 2024-3-3 09:50
[讨论] 做前端的朋友有遇到什么后端的问题需要前端来解决吗？？	scutlee 2024-2-20	9619	scutlee 2024-3-3 00:45
[讨论] 基带芯片设计相关	sunjy17 2024-3-1	3338	sunjy17 2024-3-3 00:15
[讨论] 前端的朋友做后仿都遇到什么问题？？	scutlee 2024-3-2	0251	scutlee 2024-3-2 19:01
[讨论] 可综合TRNG设计	hjc19951212 2024-2-27	4385	hjc19951212 2024-3-1 16:25
[讨论] 关于CIC滤波器溢出处理 ...2	挂在天边的鱼 2014-6-24	1512700	ZJU_emi 2024-2-27 11:24
[讨论] 一组信号同时跨时钟或者一组信号连到ｉｏ　ｐａｄ	scutlee 2024-2-23	1213	janetchin 2024-2-26 16:23
[讨论] 免费EDA工具，免安装，仅限学习目的使用 ...2 3 4 5 6..8	iNostory 2018-10-3	7834520	执笔待天明 2024-2-23 19:08
[讨论] 有用过Ｓ家的ｄｄｒｃ吗？？	scutlee 2024-2-19	0358	scutlee 2024-2-19 14:51
[讨论] 关于upf设计中的电源域切换	yex 2024-2-2	2421	kk2009 2024-2-15 08:33
[讨论] 想讨论下PCIe传输的问题	yif1878 2024-1-31	1356	murphy522 2024-2-1 09:38
[讨论] Verilog中状态机编码方式的选择：二进制编码、格雷码编码、独热码编码	besideyou 2015-10-5	84104	Anna_sophia 2024-1-22 16:08
[讨论] 小规模ASIC芯片架构如何设计？可通过接口进行参数配置	helimpopo 2024-1-10	5513	fuxugang 2024-1-22 10:14
[讨论] 设计要懂验证吗？	Wade_ 2024-1-3	5649	Wade_ 2024-1-15 15:29
[讨论] 在存储器构建中，什么时候使用寄存器，什么时候使用SRAM ...2	xujieming 2024-1-9	11780	kk2009 2024-1-14 09:47
[讨论] debussy 如何加载 parameter文件？就是include里面的文件	feitengyu 2024-1-11	2357	gaurson 2024-1-12 20:46
[讨论] 各种ddr controller是什么情况？？	scutlee 2023-8-2	5883	scutlee 2024-1-3 18:30
[讨论] SRAM nmos bug?	scutlee 2024-1-2	2377	scutlee 2024-1-2 18:35
[讨论] 数字设计里需要的模拟电路知识	BellaYang 2023-12-25	8577	kyaaaa 2024-1-2 10:37
[讨论] iip交流	benjamin80 2023-5-30	71444	sugarlovestudy 2023-12-25 14:57
[讨论] NCVerilog調用C出現錯誤:ncsc_run: *E,TBBLDF: Failed to generate object	tezhi 2018-1-4	22640	MengMeow 2023-12-22 15:41
[讨论] Sigma-delta ADC中的DNL和INL有没有必要去关注和评估？	艾克0928 2017-9-12	95178	唐尹9560 2023-12-10 16:24
[讨论] 28nm工艺下，芯片面积多12mm2，成本增加多少？ ...2	helimpopo 2023-12-1	10812	fur_sky 2023-12-7 21:09
[讨论] tessent工具做DFT，完全把function时钟复用为DFT时钟，岂不是更好？	IC菜鸟无敌 2020-12-14	53660	zhx_sm 2023-12-5 17:36
[讨论] 似乎遇到了DC的特意设置的陷阱？	chenniechen 2023-11-15	2622	daviehj 2023-12-4 10:25
[讨论] 设置了WLM之后，Net Interconnect area很大，正常吗？	bupt_tian 2023-11-23	0327	bupt_tian 2023-11-23 22:47

123 4 5 6 7 8 9 10 ... 56 / 56 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 17 |主题: 30086|排名: 8

快速发帖

站长推荐 /2