数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 30068|排名: 10

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 234 5 6 / 6 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[解决] 请教虚拟机Ubuntu 14.04下Vivado 2016.2综合错误	neufeifatonju 2017-6-26	12946	harry_hust 2017-6-27 09:11
[解决] 关于vivado HLS联合仿真出错解决方法	KoveYK 2016-8-23	12923	梦孤城 2017-4-27 10:33
[解决] Quartus ii 时序约束了,真的变稳了吗?	keyway 2012-10-23	32933	yc7722008 2013-12-18 00:36
[解决] Quartus16.0 prime 工具下载及破解	huzhao87 2017-4-21	12893	robber666 2019-5-17 14:11
[解决] 求助后仿问题	youkexk123 2010-12-8	42807	menus 2010-12-10 13:54
[解决] 终于完成了	扒拉稀饭 2012-5-2	82809	扒拉稀饭 2015-11-6 12:57
[解决] 非顶层模块端口能否添加物理管脚约束 ...2	fengbohan1 2021-12-8	112783	fengbohan1 2021-12-9 22:14
[解决] Centos7 下安装modelsim10.1c	zwyw 2016-8-17	02749	zwyw 2016-8-17 11:27
[解决] 频率的问题	hhc789 2012-6-14	82706	dengtyu 2012-6-27 16:25
[解决] ISE12.1 中的impact怎么如何添加XCF128X配置芯片	yanhuiqiang 2012-2-18	02689	yanhuiqiang 2012-2-18 21:20
[解决] 高薪求大虾兼职	forestbird 2011-3-29	02600	forestbird 2011-3-29 14:14
[解决] JTAG Instruction register length detection failed	johnakeke 2015-7-23	62585	sunrihui 2017-12-7 09:04
[解决] 关于MOS管差动放大器双端输出与单端输出	郭凯琛 2012-5-4	02616	郭凯琛 2012-5-4 14:54
[解决] rhel6.5+Verdi11 64bit仿真	pctanyicheng 2015-1-27	52545	kungfu1st 2016-1-6 17:10
[解决] ISE综合时inout信号被优化掉	daneast 2016-9-13	32551	atomdust 2016-9-22 17:41
[解决] 求教一下design_vision读入rtl代码后只能看symbol，不能看schematic的问题	easelive 2012-7-18	32554	easelive 2012-7-19 14:22
[解决] 问一个综合成门级网表的问题	284294022 2012-11-20	32537	cxl666 2012-11-21 22:07
[解决] 使用ets中的ptm提取.lib 模型库的问题 - [悬赏 200 信元资产]	603038276 2012-8-15	02535	603038276 2012-8-15 10:33
[解决] 参数化的位宽	user123random 2018-3-9	42539	shu_hlq 2021-3-10 01:47
[解决] 求预失真Xilinx DPDv5.0 IPCore	jackiecreatus 2012-5-13	12486	duan_dzj 2012-5-14 11:22
[解决] 咨询下下	xiaomagemm 2009-12-22	52484	feilang250 2009-12-23 20:07
[解决] $readmemh 函数可以综合吗	fengbohan1 2021-11-3	52420	fengbohan1 2021-11-3 17:13
[解决] 有没有熟悉microblaze的？	xpterminator 2010-1-24	02419	xpterminator 2010-1-24 11:51
[解决] RGB LED内嵌驱动芯片项目，请有兴趣的联系我，微信：y949923367	samwell 2018-3-2	12397	吴静生 2018-11-16 14:17
[解决] 求助，verilog与debussy问题~~~	clean_water 2012-5-23	32335	wlf204 2012-5-23 11:46
[解决] 代写毕业论文（有偿）	zl5555285 2010-5-25	62354	qlengyu 2010-5-28 10:40
[解决] about pearl timing analyzer	meijingguoyu 2010-11-26	22295	meijingguoyu 2010-12-6 14:54
[解决] 关于DC综合工具DFT设计的一些探讨和疑问	西门电工 2019-1-17	12327	kk2009 2019-1-31 05:51
[解决] ISIM仿真时，如何添加标尺？	super0peng 2015-10-9	32253	naijgnay 2015-10-15 21:13
[解决] verd2011.01（LINUX）的波形颜色不能改变-------解决办法	mz916 2018-5-10	12325	lover2012 2018-5-16 09:14
[解决] FPGA +GPS - [悬赏 1 信元资产]	天空0205 2014-6-18	12259	dotafengvs 2014-6-20 16:40
[解决] Altera的文档自相矛盾啊？！！	psd0208 2010-4-14	32277	psd0208 2010-4-14 12:24
[解决] 时钟分频	lizhaohong520@ 2012-5-31	32245	lizhaohong520@ 2012-6-1 16:43
[解决] 自己做的FPGA板出现的问题	source03 2011-12-29	22219	qlengyu 2011-12-30 08:19
[解决] 为什么按顺序向左移位数据会丢失？	zhanyue1 2017-4-14	52160	zhanyue1 2017-4-14 17:57

1 234 5 6 / 6 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 30068|排名: 10

快速发帖

站长推荐 /3