数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30082|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 6 7 8 91011 12 13 14 ... 489 / 489 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] check_timing老问题：unconstrain - [悬赏 100 信元资产] ...2	w_HFUT 2020-7-20	116238	flyskyseu 2023-12-21 14:13
[求助] 用spectre后仿网表进行后仿真	调皮捣蛋 2023-4-18	72129	芯手 2023-12-20 20:31
[求助] 65nm, 40nm, 28nm下的SRAM cell一般有多大？ ...2	Veriart 2015-2-11	139006	fanghui_yang 2023-12-20 16:46
[求助] 如何生成50Hz滤波器的抽头系数	方出旭旭 2023-12-19	3434	liuguangxi 2023-12-20 11:20
[求助] verilogAMS可以用modelsim仿真吗	alex_fd12 2023-12-19	1378	liuguangxi 2023-12-20 11:13
[求助] VCS编译时碰到VFS_SDB_ERROR	DuskWatcher 2022-4-12	21643	Topiler 2023-12-20 10:46
[求助] spyglass报的error:clock_info05应该怎么解决 ...2	2441697316 2023-11-1	131222	2441697316 2023-12-19 18:48
[求助] 对于自己设计的测试向量生成器，如何让它对某个待测电路产生激励并分析故障覆盖率 - [悬赏 200 信元资产]	SICETN 2023-12-19	0451	SICETN 2023-12-19 17:20
[求助] DC综合问题 - [悬赏 20 信元资产]	新手上路哈哈哈 2023-12-10	10811	flyskyseu 2023-12-19 16:23
[求助] （求助）ModelSim SE 6.4a 进行时序仿真，SDF加载错误 ...2	jason00532 2011-1-3	108330	ABC 2023-12-18 10:27
[求助] VerilogA代码error求助 - [已解决]	Ichika丶 2023-12-15	51139	zt_ic222 2023-12-15 20:50
[求助] 有人懂NAND gate下的贴近output的2个pn结的电压变化吗。	ETF6688 2023-12-15	1408	ETF6688 2023-12-15 13:35
[求助] Digital Arithmetic 这本书,有中文版的吗? ...2 3 4	bridgepons 2019-2-4	3811991	sutaotao2001 2023-12-15 12:19
[求助] 大佬们，新人刚入，想问一些关于cadance RC 的问题	zgh99 2023-12-13	1405	zgh99 2023-12-15 09:42
[求助] 芯片电压和温度	blue_man 2023-12-13	3437	infortrans 2023-12-15 08:51
[求助] 以太网udp实验网络调试助手发不出数据	569812499 2021-6-21	73948	zyhwl 2023-12-14 20:01
[求助] 有人知道p+ n和 n+ p在这里的区别吗	ETF6688 2023-12-14	5479	ETF6688 2023-12-14 15:53
[求助] 如何用最少的晶体管实现如图，谢谢大佬 - [悬赏 600 信元资产]	缥渺星尘 2023-12-14	4614	数学必考150 2023-12-14 14:03
[求助] VCS 前端仿真出现Timing violation	mrpp 2023-9-18	61086	flyfreee 2023-12-14 11:07
[求助] vivado 生成bit，ila加载不出来 - [悬赏 200 信元资产]	TUJzzz 2023-12-13	11417	TUJzzz 2023-12-14 10:46
[求助] get_pins求助 - [已解决]	watertree 2023-12-13	4539	watertree 2023-12-13 21:12
[求助] ModelSim和Cadence Virtuoso AMS对于同一段Verilog代码的结果不一样	nuobeierjiang 2023-12-13	0405	nuobeierjiang 2023-12-13 11:43
[求助] tsmc 生成sram.v 后用vcs前仿出现问题 - [已解决]	GloriaMoran 2023-12-12	2510	GloriaMoran 2023-12-12 20:43
[求助] 前端DC综合时插入门控时钟cell，check_timing出现Timing_loop	许learner 2023-4-6	31135	shuai1997 2023-12-12 15:19
[求助] 后仿真信号名中的反斜杠‘\’ ...2	gg9132qq 2010-12-27	116452	数学必考150 2023-12-12 10:25
[求助] spyglass 跟vcs区别在哪，spyglass好在哪	sducut 2023-12-11	0368	sducut 2023-12-11 13:55
[求助] 【求助+混仿】Testbench model调用Netlist module	flscut 2023-12-4	2368	flscut 2023-12-11 09:08
[求助] 求一份数字芯片验证文档模板 - [悬赏 100 信元资产]	allen820 2023-12-8	3612	jiangnaner 2023-12-10 17:10
[求助] NC仿真过程中报错	jjooee 2019-3-4	31900	frank98 2023-12-9 16:06
[求助] 关于XIINX中BRAM实现puf问题	liukywy 2023-12-8	2596	ICerRan 2023-12-9 15:16
[求助] 电路出现亚稳态，然后稳定下来是一个错误的电平该怎么办？ ...2	hanx 2023-9-21	131647	rvisk 2023-12-9 10:39
[求助] vcs+verdi仿真	doukuaiwangle 2023-12-7	4465	doukuaiwangle 2023-12-8 15:52
[求助] DC综合之后，网表模块中逻辑消失。。。	许learner 2023-4-17	91206	CZB的筱 2023-12-8 11:27
[求助] DFT里ATPG untestable问题的讨论，为什么某些buffer覆盖不到？ - [悬赏 200 信元资产]	IC菜鸟无敌 2020-11-26	22547	armyjiang 2023-12-8 10:51
[求助] 请教一个关于时域信号如何计算dbm的问题 - [已解决]	TUJzzz 2023-12-6	3611	TUJzzz 2023-12-8 09:42

1 ... 6 7 8 91011 12 13 14 ... 489 / 489 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30082|排名: 8

快速发帖

站长推荐 /3