数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 17 |主题: 30086|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 769 770 771 772773774 775 776 ... 860 / 860 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] ASIC下，top代码中除了instance外还有其他逻辑，会影响综合吗	quangongzi 2018-2-2	11267	rvisk 2018-2-3 10:01
[求助] RGMII利用ddio_in无法接收数据	AngerWinTD 2018-12-19	01322	AngerWinTD 2018-12-19 21:23
[原创] systemverilog 1800-2017用户手册	qwe2508 2021-11-8	11348	student321 2021-11-8 21:53
[求助] synplify 能综合出资源大于100%的设计模块吗？	rv_1101 2021-11-14	21280	rv_1101 2021-11-14 20:13
[求助] 求购STM32兼容外设ip	smalltalk 2021-11-23	11324	鸥鸟忘机 2021-11-25 18:02
[资料] 附件已经删除，文章无效	Summer0 2023-3-11	81274	smnq0524 2023-3-16 14:34
[求助] verilog编的单精度浮点数矩阵（4*4）乘法器算法设计	xchedi 2013-12-21	01316	xchedi 2013-12-21 11:03
[求助] 求助：CPLD把信号拉低的问题	clairechen 2014-3-18	11270	clairechen 2014-3-19 15:20
[求助] Verilog HDL数字设计与建模	onearangel 2014-8-27	01321	onearangel 2014-8-27 07:49
[求助] 有玩过AT89S52的么？问个问题，希望高手解答	lunmag 2014-10-11	01285	lunmag 2014-10-11 11:51
[求助] 累加器累加结果出错应该如何解决？	tcswyy999 2015-4-23	21297	tcswyy999 2015-4-29 11:00
[求助] 请问Xilinx V6 开发板上编译Linux的实验手册	ttxs2009 2015-9-30	01328	ttxs2009 2015-9-30 11:05
[求助] 双口RAM——视频源截取	黎释注册 2016-8-24	51358	黎释注册 2016-9-1 07:52
[原创] 怎么样能够让反相器的输入输出delay banlance？	西风醉雨 2016-9-9	01335	西风醉雨 2016-9-9 17:16
[求助] modelsim覆盖率问题求助	xd266710126 2019-2-21	11340	xd266710126 2019-2-21 11:01
[求助] 新手做RGMII接口，请教个问题。请高手指点！	yan_hg 2012-11-25	01316	yan_hg 2012-11-25 21:55
[求助] timequest出现不存在的时序路径	wgang0224 2013-3-9	21313	Timme 2013-3-9 15:52
[求助] modelsim 仿真IP核的问题	lantian1991 2014-4-10	81332	lantian1991 2014-4-16 09:31
[讨论] capture time not met	albert_shao 2015-2-4	01277	albert_shao 2015-2-4 23:34
[求助] FPGA测试信号问题，请大侠帮忙	起名hao难 2015-11-5	21352	落月飞晴 2015-11-9 10:36
[原创] 算法的迭代的硬件实现与所需时钟数的关系	JetPeng 2019-6-10	61269	snq31418 2019-6-12 09:12
[求助] 请教菊花链的CHIPSCOPE	djqlyy2922 2022-10-31	51333	innovation 2022-11-4 13:04
[求助] Verilog仿真问题	seraph1001 2014-11-18	11326	seraph1001 2014-11-26 21:32
[求助] 为什么我用ISE进行引脚约束时调用不出PlanAhead呢?	xiekaboy 2015-1-11	01299	xiekaboy 2015-1-11 13:01
[讨论] 32.768k时基下进行10~20k的频率测量	TacuLee 2015-6-14	01331	TacuLee 2015-6-14 20:24
[求助] 新人求助帖	红绿黄灯 2016-12-17	01309	红绿黄灯 2016-12-17 17:39
[求助] 感觉ADC设计好难	围攻坦克 2019-4-18	21264	围攻坦克 2019-4-19 11:34
[求助] VHDL程序中乘法结果为小数	come_on_sn 2021-3-30	21297	come_on_sn 2021-3-30 21:05
[原创] 求PLSI1032E的中文资料	TESTSPEC 2010-8-10	11333	alickers 2010-8-10 09:11
[求助] 请教，FPGA串行发送数据到PC上有大小限制吗？	pocket112 2012-7-28	01328	pocket112 2012-7-28 09:59
[求助] 求StratixIV FPGA芯片内部结构及特点	晨鸟 2013-6-15	31275	neoitachi 2013-6-17 10:58
[求助] costas环锁定问题	110500623 2013-7-17	01355	110500623 2013-7-17 10:03
[求助] NIOS自定义外设，设置interrupt sender 信号，IRQ中断号始终为-1	yunlaishi 2015-4-7	01361	yunlaishi 2015-4-7 16:25
[原创] 关于原理图模式的引脚约束求助	xpdhr 2015-4-20	01307	xpdhr 2015-4-20 13:19
[讨论] dc综合	shu_cgp 2015-4-20	21302	立即激活 2015-7-15 22:17

1 ... 769 770 771 772773774 775 776 ... 860 / 860 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 17 |主题: 30086|排名: 8

快速发帖

站长推荐 /2