在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[资料] 数字滤波器的MATLAB与FPGA实现Altera/Verilog版 attachment  ...23456..9 jlf521 2018-8-30 8025279 品博锦取_2021 2022-9-26 13:51
请问一般对于复位信号rst用高电平或低电平有效的原因?  ...23 yifan225 2005-10-12 2225153 menghuan3133 2011-11-9 18:21
【252642555】【基于Microzed的Bitcoin miner】挑战全过程 attach_img digest  ...2 252642555 2014-7-26 1525197 NelsonWong90s20 2015-6-3 20:52
Clock_Dividers_Made_Easy attachment  ...23456..9 alex_bai 2006-10-31 8725103 christ0426 2019-10-15 07:26
新手出道,提供一个很强的eda的ftp,很有用的!  ...23456..14 liumeco 2006-10-18 13225064 liurh123 2011-2-24 21:35
什么是形式验证  ...2345 wjx197733 2004-9-19 4324884 Shipley 2016-7-26 17:34
[求助] verilog HDL 里pullup.pulldown怎么用的?  ...2 jimmy817 2015-3-10 1024864 uiwjyb 2018-12-27 19:43
[求助] PCIE中,Legacy Endpoint和Legacy Interrupts分别是什么意思啊?  ...2 prototyping 2013-9-30 1224747 sleeplessvenus 2016-10-20 19:57
[求助] 怎样用verilog实现纯数字的倍频电路? attach_img  ...2 orientview 2011-11-17 1324542 gothlinking 2018-12-4 13:37
比较verilog,systemc和systemverilog  ...2345 lordprotector 2008-5-30 4124521 mazifa 2022-3-9 17:09
最近小作:Verilog版的dpll attachment  ...23456..7 guanfree 2003-9-1 6424455 莫妮卡陈 2024-1-4 17:11
[原创] 基于XILINX的FPGA开发板设计的AES 128bit加解密算法 attachment digest  ...23456..9 丧尸暴龙兽 2015-11-22 8324356 willtuna 2023-5-9 23:10
关于Multicycle path的问题 attach_img  ...234 wangsheng0415 2008-5-26 3524405 江山无限辉 2017-7-31 19:27
[讨论] 数字设计的成长阶梯大讨论  ...2345 qiang0204 2013-3-28 4424272 lanse000 2021-6-28 22:33
[建议]谁来设计usb控制器  ...234 greenpine 2003-11-13 3224146 lenghebin 2019-11-28 19:43
[求助] 综合时总是出现Warning: Output pins are stuck at VCC or GND attach_img  ...2 江南炊烟 2013-7-11 1224142 zchdsp 2018-10-29 17:51
问一个异步fifo中读指针和写指针同步的问题 digest  ...2345 windzjy 2007-1-12 4824020 jiachong61 2013-11-21 15:27
[资料] TCL脚本学习资料 attachment  ...23456..8 yy00668 2016-9-10 7023955 最爱吃饺子 2022-3-24 14:31
[求助] Quartusii无法生成sof文件,pof文件存在  ...2 赏月人 2012-11-9 1623957 samwell 2018-1-24 10:43
[原创] FPGA Tools Synthesis QoR Benchmark digest agree  ...234 Timme 2013-6-22 3623951 keepfaith4ever 2021-11-24 11:17
DC安装磨难记  ...2345 gdfhdfh 2008-8-23 4923861 azkandf 2018-1-2 15:12
FPGA将风光18年,当今ASIC设计师是未来的FPGA生力军(转帖)  ...23456..10 bryan_wang 2006-10-26 9423761 luyeallen 2011-5-7 00:18
关于verilog语句中的延时  ...23456 fzfh1219 2007-12-14 5423582 haimo 2016-9-6 14:46
[求助] 一道ASIC设计笔试题,求大神 attach_img  ...23456..9 超群天晴 2012-10-29 8923594 rlatnrud0310 2013-5-15 02:23
请教Verilog高手关于位拼接运算符的问题 attach_img  ...23 gatezte2008 2009-4-14 2123515 yu19950720 2020-12-21 14:03
[调查] 大家都用什么verilog代码编辑器  ...23 daneast 2016-3-15 2323515 qwe892796787 2018-12-11 10:21
[求助] FPGA实现UDP/IP协议 attach_img  ...23456 yanqiang231 2012-9-6 5323509 stream303 2017-12-22 17:23
斑竹编写的PCI Slave 源代码 attachment  ...23456..10 jackzhang 2003-8-4 9423419 cintasayang 2020-3-14 12:26
[讨论] vivado会取代ise吗?该学习哪个?  ...2345 cyberly 2012-9-22 4123485 zhangwei_it 2019-2-19 15:25
[求助] 本科进华为海思能干嘛。。。  ...23456 thanksoar 2011-9-7 5123210 CC长兴 2014-11-25 22:36
FPGA的上电复位? attachment  ...234 hermit2008 2007-12-28 3323271 liuliqiang 2021-5-22 15:06
[求助] 在用Modelsim加激励仿真时总是显示# Error loading design tchell 2014-5-9 223082 tchell 2014-5-12 16:44
verdi有没有windows版本的?  ...23456 oreffljsas 2008-12-24 5523059 Lotusy 2023-1-4 15:22
[求助] SD卡的初始化过程  ...23456 dabenzhong 2012-5-14 5522982 新嘴小王安子 2018-12-21 15:48
[讨论] sd卡SD模式操作  ...2345 qswsjs 2012-11-17 4423028 slsfamily 2017-1-3 09:07
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 03:33 , Processed in 0.064497 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块