数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 6 |主题: 30064|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 7 8 9 101112 13 14 15 ... 859 / 859 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 求组FPGA里的bank具体是个什么意思？我只知道电压不同 - [悬赏 10 信元资产]	箜篌 2011-9-27	917984	ranqi 2021-1-22 22:25
[求助] ERROR:Pack:1107 - Unable to combine the following symbols into a single IOB ...2	kuloloo 2010-6-13	1717981	quhuaibo 2016-7-6 20:03
[求助] verilog中使用task出现的问题 ...2	hxfwdzx 2012-1-3	1117836	江山无限辉 2017-9-8 21:57
[求助] NCverilog 综合后防问题 ...2	lddyx123 2014-4-28	1617884	wei2022 2023-4-19 17:10
[求助] 请问ISE综合以后，看资源占用，主要是查看综合报告哪一项？	ttxs2009 2014-8-28	417807	fengbohan1 2022-7-21 15:57
[讨论] 对clock设置set_clock_transition与时序分析	wangxuede220 2011-6-14	617720	背对背拥抱 2022-7-18 14:30
【求助】Modelsim is exiting with code 9	BlakeLively 2009-5-19	817672	冰后重阳 2016-6-7 17:20
verilog 双向口定义问题请教	hcm608 2007-4-8	817708	frinos 2007-11-28 23:54
如何为verilog代码加密 ...2 3	crazy 2007-8-15	2217674	jeffej 2016-8-18 12:03
[求助] SRIO IP核的使用问题 ...2	apple1990 2012-11-21	1817640	cuiapei 2017-4-25 15:31
怎样用异步清零端的D触发器实现同步清零端的D触发器	智慧棒 2009-3-22	617656	hpfed 2011-6-27 22:21
VHDL问题，想不明白只好求教了 ...2 3	hjw951 2008-12-3	2117595	tdyizhen1314 2010-6-5 15:04
[求助] design compiler is not enabled问题 ...2	chenfengrugao 2013-8-1	1517574	tanguaner 2022-4-6 14:11
FPGA学院就业班开始招生 ...2 3 4 5 6..7	simbarq 2009-4-21	6717627	fengxinzio 2009-7-6 22:50
[求助] FIFO IP核最后一个数据读不完，怎么回事？ ...2 3	最后的和弦 2013-3-25	2217586	whuan 2017-5-17 13:45
[原创]The logic for <***> does not match a known FF or Latch template.	wangliang612 2005-11-9	617533	ningning1989 2012-4-11 12:21
[资料] design compiler 入门详细步骤 ...2 3 4 5 6..7	princecity 2016-9-10	6217522	michael6172 2022-1-16 01:55
FPGA综合工具讨论 ...2 3 4	johnsonbin 2004-4-1	3417464	ihjada 2010-9-16 00:26
模拟IC设计、射频IC设计、EDA那个就业会更好一些 ...2 3 4 5 6	fxfz 2009-9-28	5817525	frinos 2012-4-15 20:58
[求助] 成都芯原GPU设计岗 VS 深圳汇顶数字验证岗 ...2 3	红枫 2016-10-11	2917494	IcerVictor 2024-1-29 15:56
[求助] 求助$signed的用法 ...2	welco 2011-11-17	1017452	cbg 2014-11-17 14:31
[求助]Quartus II中综合例化后无元件 ...2	jayhust 2007-10-17	1617443	creazystone 2012-1-5 23:08
[原创] 《FPGA数字电子系统设计与开发实例导航》刘韬 ...2 3 4 5 6..8	liuliming808 2015-5-17	7217403	zyffpga 2022-3-17 15:56
[求助] Xilinx ISE 仿真出错“Non-net variable cannot be connected to inout port fdata”	zengshaoqing 2014-10-23	317336	guoguo166 2021-6-10 14:35
[调查] RTL设计语言调查 ...2 3 4 5 6	zongkai2003 2012-7-6	5217304	phxwings 2014-10-1 22:00
[求助] 后仿过程中sdf文件反标不成功 ...2	czqczqczq28 2012-12-10	1217286	擦哈尔小济公 2016-5-12 16:07
跨时钟域设计，急！！！ ...2 3 4 5 6..7	yepizhou 2008-11-26	6517283	ghost_ic 2011-8-1 22:10
[求助] 如何用verilog求以2为底的对数 ...2 3	licong0601 2011-1-24	2217322	edwardk 2018-11-28 14:04
[资料] 精华无线通信FPGA设计 ...2 3 4 5 6..9	niexiaohui 2011-10-26	8317272	jack_20150410 2023-12-21 10:09
[原创] 请教，Verilog HDL中 “initial"语句究竟可不可以综合？	canoeeda 2013-10-20	917261	Timme 2013-11-4 21:55
[求助] 求解关于一道笔试题，用Verilog编一个接口转换电路 ...2 3 4 5	yiyunzisu 2013-6-18	4017168	成长中的原始人 2014-10-27 14:55
求助：LABs是什么意思	zhdang 2004-8-20	217094	liuiang 2004-8-23 08:54
VCS MX网表仿真反标sdf文件的问题 ...2	cocoxue 2006-10-13	1017071	pamc 2021-11-7 10:09
[求助] 负载能力和驱动能力的区别？？ ...2	ajuehe2013 2013-1-13	1116997	lvnanll 2024-1-27 21:29
[原创] FPGA中memory的应用——多通道共享缓存 ...2 3	lucien_1986 2011-10-30	2816906	zhangbinsniper 2017-3-11 19:46

1 ... 7 8 9 101112 13 14 15 ... 859 / 859 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 6 |主题: 30064|排名: 7

快速发帖

站长推荐 /3