在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] 求教verilog较快捷求余的做法~~ clean_water 2012-11-16 918928 easonC 2017-3-1 21:41
[原创] 在ModeSim SE中指定ISE12.x的仿真库之总结篇 attachment digest  ...2345 fanyan861110 2011-1-31 4018882 ranqi 2019-2-11 15:18
[zt] A Lot Interview questions With Resposes  ...23 vivace 2008-2-15 2618828 m.f.re7an 2020-4-20 22:24
[活动] 【更新,参加7月期】基于Xilinx Spartan-3E的真随机数发生器的设计 attach_img digest  ...2345 huiyuanai3 2012-6-25 4218811 Markmiao4 2024-2-29 17:08
[求助] 求最新Verdi3及完全破解  ...23 ccchunyu2652 2012-10-16 2518796 kungfu1st 2016-1-6 17:02
[求助] 什么是温度计码【已解决】  ...2 wlyj000 2012-3-17 1018762 霍格沃兹 2022-5-9 16:48
altera公司的延时单元是LCELL,xilinx公司的是什么?  ...2 yudawei_43 2007-10-9 1418729 cjl42111 2012-5-17 09:12
[讨论]在国外学VLSI,回国发展有前途吗?  ...2345 mayberain 2008-10-21 4518715 glace12123 2015-2-10 21:04
做IC设计读博到底有没有好处?  ...23456..7 lxq124lxq 2007-1-16 6718684 novices 2007-8-14 10:18
[求助] pcie与DMA求助  ...234 yangkaiqu 2011-10-19 3718661 whuan 2016-8-22 13:22
[资料] xilinx专家大讲堂-zynq soc attachment  ...23456..7 zyqbluesky 2015-11-2 6718680 hunan168 2023-2-13 08:45
[原创] altera官网出中文论坛了  ...2 shiyinjita 2011-11-2 1018731 battyson 2016-3-1 20:11
在verilog中嵌套写case语句好不好  ...234 kaikai1981 2008-8-13 3118592 anychao 2011-5-20 23:57
[原创] 请问一下关于1000BASE-X和SGMII的问题 armor 2011-1-24 518650 edwardk 2018-12-21 15:36
参与XILINX ZYNQ有奖问答赢取LX9开发板,FPGA图书,200信元! attach_img digest  ...23456..9 jackzhang 2014-1-16 8818601 ym2012 2014-8-11 21:22
[求助] .lib文件如何转化为.db文件  ...2 daiyijun 2011-9-9 1918440 西巴 2022-8-23 19:17
哪位能解释一下几种状态机设计时的编码方法吗? attachment  ...23456 bigboss 2003-11-28 5418433 ilovinit 2016-9-26 16:21
[求助] 如何在我的RTL代码中调用Designware中的ip库?  ...23 clp510 2012-9-27 2118459 星垂晓雾 2017-10-20 14:31
Verilog中case语句嵌套出现的问题  ...2 guanfree 2003-9-10 1218347 laokai 2011-11-25 17:22
[求助] 关于两个SDF文件,还有SDC文件的区别  ...2 liheng369 2016-8-19 1618306 夏尔 2024-3-18 09:30
求教关于使用FPGA内部RAM的问题 gavin735 2005-11-25 418259 dingle0406 2006-3-9 15:35
[讨论] verilog 编辑器  ...234 huanguestc002 2011-7-13 3018239 a1050422149 2019-10-9 11:57
[求助] 关于verilog中多个module的疑惑  ...2 jinglong_zhou 2013-6-19 1018143 edwardk 2018-11-27 21:30
[求助] 求书:全面的功能验证:完整的工业流程 attachment  ...234 chibijia 2010-4-21 3718085 rainingud 2020-6-24 23:00
[求助] VCS 编译Xilinx的secureip库 attach_img  ...23 tangxij 2012-5-16 2018048 ahmad.reda2019 2022-2-26 19:06
[资料] 再分享一份testbench进阶教程,附加两份好资料 attachment  ...23456..9 FPGA工程者 2014-8-13 8618007 yoeyjz3eyes 2018-4-2 14:45
[求助] 新手求助 LHS in procedural continuous assignment may not be a net NJAlvin 2013-10-4 217972 NJAlvin 2013-10-5 09:15
[求助] ISE12.4不能调用synplify201009  ...234 ltx20000 2010-12-27 3618013 qww634872760 2020-7-14 15:15
悬赏 [求助] 求组FPGA里的bank具体是个什么意思?我只知道电压不同 - [悬赏 10 信元资产] attach_img 箜篌 2011-9-27 917910 ranqi 2021-1-22 22:25
[求助] ERROR:Pack:1107 - Unable to combine the following symbols into a single IOB  ...2 kuloloo 2010-6-13 1717932 quhuaibo 2016-7-6 20:03
[求助] modelsim无法仿真的问题 attach_img  ...2 lynker 2020-5-29 1417883 smarthb 2021-10-20 14:06
悬赏 [求助] vivado 中调用uart—lite IP核与PC串口通信问题 - [悬赏 200 信元资产] attach_img naijgnay 2015-10-2 1017830 edwardk 2018-12-18 15:50
[原创] 新书《深入理解Altera FPGA 应用设计》出版倒计时 attachment  ...23456 coyoo 2013-12-24 5517753 hero10844 2017-1-23 08:53
[原创] AHB和AHB-lite的区别有哪些? attach_img  ...2 bkhzw6 2019-12-16 1217780 公子无忌 2023-8-21 15:48
[求助] verilog中使用task出现的问题 attach_img  ...2 hxfwdzx 2012-1-3 1117744 江山无限辉 2017-9-8 21:57
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 22:35 , Processed in 0.065742 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块