在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
悬赏 [求助] 小弟本科集成电路专业,现在面临选择数字ic设计前端和后端的方向选择,求指教 - [已解决]  ...2345 ch_5588 2010-12-13 5023245 tangyuxiang 2016-6-29 23:38
[求助] SD卡的初始化过程  ...23456 dabenzhong 2012-5-14 5523215 新嘴小王安子 2018-12-21 15:48
[讨论] sd卡SD模式操作  ...2345 qswsjs 2012-11-17 4423240 slsfamily 2017-1-3 09:07
投票 [调查] 大家在用xilinx的那个系列搞产品?  ...2345 jacksonzh 2011-12-28 4623213 sugarlovestudy 2024-1-22 09:51
今天突然发现这个论坛是真的牛!  ...23456..18 seekerbjtu 2009-3-16 17923176 FPGAASICII 2015-5-17 11:03
[求助] Verilog中TASK是不是只有组合逻辑时才可以综合?  ...234 cleocss 2010-8-14 3723093 fzm2152 2018-5-8 15:20
[求助] 在用Modelsim加激励仿真时总是显示# Error loading design tchell 2014-5-9 223119 tchell 2014-5-12 16:44
[求助] .cshrc文件是干嘛的?  ...23 朱鹮2011 2015-8-3 2323029 夏尔 2024-1-12 10:16
求FPGA最小系统原理图 attachment  ...23456..9 dalewu 2007-9-9 8323018 atom1108 2014-10-12 23:40
[原创] Quartus II还是ISE综合布线好? roxhit 2010-1-17 922979 sicheng139 2010-1-25 21:55
always @ * 是什么意思啊  ...2 next_1234 2007-5-3 1923000 kka 2015-9-29 11:20
[求助] 关于补码的加法和乘法运算 attachment  ...2345 larlyii 2011-5-31 4222865 smarthb 2021-6-18 11:17
[原创] 逻辑综合重点解析(Design Compiler篇) attach_img  ...234 iNostory 2019-2-2 3122906 jeannyhuang 6 天前
[求助] NOVAS nLint 设计规则检查工具  ...234 追天鹅的青蛙 2010-7-20 3922804 marx67 2018-12-3 10:52
Can't resolve multiple constant drivers  ...2 dsj11521 2008-5-19 1022757 xuehui869 2009-1-11 19:48
[原创] 600页的FPGA设计指南(中文版) attachment  ...23456..12 rousong1989 2013-7-16 11022729 ikanbilis 2018-8-14 14:26
verilog hdl中的case default  ...234 ruiruio4 2009-11-10 3022670 hainan_256 2012-9-13 17:19
[资料] 大牛 钟文枫的SystemVerilog与功能验证 attach_img  ...23456..7 wac123 2019-3-21 6822576 etopjp 2023-7-30 11:53
[原创] edacn 怎么回事了呢?  ...23456..9 windzjy 2010-3-2 8322562 fruitwolf 2015-1-11 14:24
[求助] 同步时钟和异步时钟  ...2 单行路 2017-7-27 1522528 摸摸肉肉 2021-1-1 02:53
有谁会用FPGA实现8B-10B的转换? attachment  ...23456..7 kan850929 2008-4-17 6222300 蚍蜉撼大树 2017-3-18 20:04
[求助] 对老生常谈的话题hold time violation的个人理解还有疑惑 attach_img  ...23 39123811 2013-5-18 2722168 爱绒雪 2021-12-22 09:09
[原创] 完全异步复位电路设计危害 attachment digest  ...23456..7 飘渺仙 2017-1-17 6122119 iNostory 2020-3-23 10:17
[资料] VCS makefile脚本介绍 attachment  ...23456..7 yy00668 2016-9-10 6222105 hustbear 2023-8-17 08:58
请问什么是slack time?  ...23 greatrebel 2003-11-3 2721984 zehcoolb 2017-6-16 10:03
[求助] 求助 QuartusII13.0中进行波形仿真不能显示仿真结果 attach_img 五湖78910海 2013-8-22 921907 MYJZ 2018-5-22 01:34
[原创] NVMe 1.3d host IP attachment  ...23456..7 xianuser 2020-5-5 6721846 xianuser 2024-3-11 11:21
[求助] Ncverilog后仿反标SDF不正确  ...23 zhww722 2012-4-7 2621837 durbin 2021-8-27 11:30
[求助] DDR2 controller求助  ...23456 l2002924700 2012-2-29 5321846 abner_cheng 2017-11-7 12:18
[求助] FPGA中的MRCC或SRCC管脚分配问题 whl_nk 2014-4-24 321778 HADIST 2014-4-25 10:06
USB2.0转成收发分离,用于无线通信,疑惑 weeren 2008-10-15 021701 weeren 2008-10-15 21:53
[原创] TCL 与Perl 在IC 设计中的应用 digest agree  ...2345 fanstics 2010-8-10 4421631 星辰0000 2018-12-27 14:15
请教一下DC中target_library和link_library的区别?  ...234 craftfox 2004-9-8 3421446 mmffss2007 2018-11-14 15:29
[讨论] 工作方向请教:FPGA原型验证  ...23 seulk 2013-1-9 2721476 helloamigos 2023-8-14 10:59
有qq的,有hotmail,或者msn的朋友来这里报个到。可以在线联系,随时沟通  ...23456..12 talentslink 2003-12-23 11421402 minidust 2006-4-10 11:40
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-16 15:01 , Processed in 0.063909 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块