EETOP 创芯网论坛 (原名:电子顶级开发网)

便捷登录,只需一步

找回密码

  登录   注册  

快捷导航
搜帖子
电子书:《提升芯片实验室验证效率解决方案》|下载有奖:电子打气筒+300信元!
投票 [调查] 大家在用xilinx的那个系列搞产品?  ...2345 jacksonzh 2011-12-28 4513580 whz7783478 2019-12-14 19:06
求助:LABs是什么意思 zhdang 2004-8-20 213468 liuiang 2004-8-23 08:54
[求助] Xilinx DDS Compiler IP核使用问题,用过的高手来看一下 attach_img  ...2 zzggxx007 2013-7-24 1313474 invoker430 2016-5-17 15:31
[求助] synplify 综合错误求助:Port on Chip drives PAD loads and non PAD loads xdylang 2012-11-13 413496 冷面颠狂人 2013-3-3 19:40
[求助] FPGA+外部PHY+SFP光口问题 attach_img  ...23456..7 saigu 2015-7-15 6613489 cracker 2020-7-22 17:30
[原创] 一个verilog关于时钟的面试题 attach_img  ...2345 veron 2011-6-14 4413491 杰克淡定 2016-4-12 16:35
请教一下DC中target_library和link_library的区别?  ...234 craftfox 2004-9-8 3413409 mmffss2007 2018-11-14 15:29
同一代码不同FPGA器件后仿结果不同是怎么回事?  ...2 hudie2002 2009-11-17 1213494 src 2009-11-24 22:12
朋友们,面对一份薪水不错的工作,可我想转行,行吗?  ...23456..7 kevin79 2006-10-28 6913405 MOSFET 2007-8-28 14:55
哪位在linux下用过quartusII?? mrqingfeng 2007-6-18 113394 mrqingfeng 2007-6-21 08:29
悬赏 [求助] FPGA里的管脚分配中的DQ,DQS,VREF等等都是什么东西? - [已解决] 箜篌 2011-10-8 313420 箜篌 2011-10-10 10:31
最近小作:Verilog版的dpll attachment  ...23456..7 guanfree 2003-9-1 6113269 lhrace 2011-6-18 14:46
[原创] 请问一下关于1000BASE-X和SGMII的问题 armor 2011-1-24 513297 edwardk 2018-12-21 15:36
[原创] Modelsim安装破解(modelsim10.1c与modelsim10.0)  ...23 leoleo103 2013-11-1 2613245 tezhi 2017-2-22 20:59
关于VHDL for MPEG4  ...2 jhshao 2004-11-6 1013189 keen99 2006-6-15 07:30
dump 出的vhdl波形debussy不认识  ...2 jiangm_bj 2008-8-28 1413196 leonardo_z 2014-10-6 19:38
[求助] 如何知道触发器的建立时间和保持时间是多少?  ...2 绿茶盖儿 2013-4-16 1113214 neoitachi 2016-9-27 20:12
[求助] LATTICE FPGA 编译到MAP Design这一阶段出现错误,请帮忙分析下,谢谢各位大侠啦 naroo486 2010-2-21 313206 canito777 2012-8-19 07:41
[原创] 一个FPGA IP的开源网站,欢迎浏览  ...23456..9 success327 2016-9-15 8713175 rayer 2020-2-13 19:39
[求助] FIFO IP核最后一个数据读不完,怎么回事?  ...23 最后的和弦 2013-3-25 2213151 whuan 2017-5-17 13:45
[求助] 如何用verilog求以2为底的对数  ...23 licong0601 2011-1-24 2213124 edwardk 2018-11-28 14:04
[求助] 请问ISE综合以后,看资源占用,主要是查看综合报告哪一项? ttxs2009 2014-8-28 313160 gjb649666926 2016-1-10 21:56
FPGA新手,该用verilog 还是VHDL?  ...23456..11 Paul_Lee 2009-1-21 10513037 szq187 2016-2-25 16:28
[求助] 新手求助 LHS in procedural continuous assignment may not be a net NJAlvin 2013-10-4 213032 NJAlvin 2013-10-5 09:15
[求助] 熟悉DVI , HDMI,DisplayPort请进 icemanlv008 2011-10-14 113048 everhappy 2011-10-14 13:54
投票 [调查] 仿真工具统计  ...2345 glife 2014-11-22 4413047 cong_plus 2019-12-2 18:57
[原创] 关于SOC中的总线AXI/AHB/APB  ...23 ieangel 2012-1-8 2512937 shadow1682 2020-9-7 00:06
[讨论] Altera PLL的输入引脚的问题  ...2 asyou 2011-5-9 1012975 sirius.yuan 2011-5-13 14:36
[原创] 全国研究生电子设计大赛-西南赛区一等奖作品 digest agree  ...2345 fanyan861110 2012-7-30 4112927 xyfc1231 2016-5-26 17:01
[其它] Stratix V FPGA闲置出售,咨询即送5G F-OFDM的verilog和matlab代码!! attachment  ...23456..11 myCollins 2016-1-8 10412981 ting849560395 2020-7-22 11:30
关于Modelsim后仿真 attachment  ...23456..15 songchao0621 2008-3-28 14112960 xueyt 2020-8-14 13:01
[求助] ISE12.4不能调用synplify201009  ...234 ltx20000 2010-12-27 3612953 qww634872760 2020-7-14 15:15
[求助] 建立时间和保持时间不满足如何解决  ...2 歪枣树 2011-12-8 1412916 522526tl 2014-11-15 09:42
[求助] 求教verilog较快捷求余的做法~~ clean_water 2012-11-16 812795 easonC 2017-3-1 21:41
[求助] modelsim 仿真verilog时,报Missing instance name,什么原因? attach_img xftang 2010-10-24 612855 heartofknight 2010-10-26 13:21
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /2 下一条

关闭

小黑屋| 关于我们| 联系我们| 在线咨询 |  EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2020-9-26 23:08 , Processed in 0.129218 second(s), 8 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

返回顶部 返回版块