在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[原创] 让你的UltraEdit支持Verilog和VHDL高亮显示的方法!! attachment  ...23456..11 184747187 2010-4-24 10929146 jinj198908 2020-7-7 13:20
多片FPGA互连问题 laubaggio 2008-10-29 628818 nkhuhuhu 2010-12-14 09:11
[原创] specify block的总结 attach_img  ...23456 jun_dahai 2012-1-13 5828537 wanglp1976 2023-10-17 01:36
为什么后仿真时信号会在中间出现不稳定态? (无内容) attachment  ...2 arens 2005-1-5 1028372 liubin098 2007-10-26 20:31
[求助] Verilog testbench如何寫?? attachment  ...23456..15 chiu123 2010-7-18 14928427 justfigo 2015-10-7 10:48
【求助】时钟数据恢复电路CDR的FPGA实现 attachment  ...23456..7 cheng520so 2009-3-19 6728137 fluxay08 2020-9-10 15:40
[转贴] 转一篇Systemverilog的一个牛人总结  ...23456 logue 2013-9-16 5528108 cdting 2021-11-16 01:58
桶形移位器的原理 求教~~ attachment  ...23456..10 megatracy 2008-11-17 9228053 cah07 2019-8-28 11:34
投票 [统计] 统计你的RTL级验证工具  ...2345 dreamylife 2011-11-3 4427947 lbzhu 2022-10-20 21:47
[原创] Verilog基本电路设计之四(去抖滤波) attach_img digest  ...234 杰克淡定 2016-6-20 3527793 jfeta 2021-3-4 08:27
做FPGA与ASIC的前途比较?  ...23456..14 eaglelsb 2009-11-30 13127656 sss08_leon 2015-2-26 09:39
关于Modelsim后仿真 attachment  ...23456..15 songchao0621 2008-3-28 14327394 Neoachion 2023-2-20 17:30
[讨论] 讨论一下数字IC设计工程师的发展前景如何  ...234 yushuiyang1986 2013-8-24 3627141 icreg 2015-11-24 17:25
[求助] verilog定义reg时的初值问题  ...2 toneytang 2012-9-17 1327130 tx00044011 2012-9-18 21:25
[资料] FPGA设计经验 attachment  ...23456..10 jiang042211 2016-6-15 9727108 yungchan 2023-10-18 12:45
[原创] 数字频率计的设计(verilog) attachment  ...23456..10 huige2601 2010-2-26 9627001 a89163930 2017-5-2 19:15
[原创] 我对IC设计流程的一些理解(数字IC部分)  ...23456..8 zlmdmeail_80 2007-10-9 7226940 wjhzhx 2016-5-17 14:32
[资料] vivado2015 2016 license crack attachment  ...23456..12 caoshangfei 2016-6-27 11326909 mnp55 2019-7-26 10:20
[求助] MOS管的源级漏极区别  ...2 HADIST 2013-4-22 1326864 醉逍遥642 2015-11-24 18:23
同步fifo和异步fifo的区别  ...2345 yn800323 2003-10-31 4126710 zzzjjjqqq666 2018-9-19 08:04
[求助] 如何将50MHZ的时钟精确分频为1HZ  ...2 jefby 2012-10-23 1226771 IceXmas 2012-10-26 09:19
请教一个跨时钟域的后仿问题 attachment  ...23456..8 vlog 2006-11-14 7426700 qq787766401 2022-7-20 11:52
[原创] 关于FPGA设计仿真和硬件实测不一致问题的讨论 attachment digest  ...23456 ertss 2011-10-28 5426411 菜鸟要飞 2016-4-26 13:12
[求助] 求助~~~~~后仿如何在testbench里加入sdf文件,也就是反标问题啦  ...23 Cadence—IC 2013-5-21 2926322 bai252003 2021-9-26 11:07
[资料] PCIE协议GEN2~GEN4汇总 attachment  ...23456..10 xiao_jie 2017-7-11 9626217 littleboyyz 昨天 15:20
[求助] 关于PLL的输入时钟与输出时钟相位的关系 attach_img  ...23 gzdy 2014-6-6 2126132 我想不够高 2023-4-28 23:25
给未来的电子设计工程师  ...23456..11 bryan_wang 2006-11-27 10225826 2740710202 2017-6-30 16:33
[原创] 作为一名女性ICer,能在这行干下去吗 新人帖 digest  ...2345 夏尔 2019-11-4 4825889 tinybluebottle 2021-2-21 10:35
[原创] Xilinx ISE官方IP可以解密源码了 attach_img  ...2345 Student 2014-12-29 4825824 eastboy 2024-3-16 08:31
[求助] DDR3 Read Leveling attach_img  ...234 linghuqiubai 2014-10-22 3425756 珊瑚ang 2021-9-8 11:57
verilog中如何读取文本文件中的数据?  ...2 xueyw 2008-3-24 1825612 picese_zhu 2010-10-16 14:39
[原创] 讨论下latch的time borrowing?  ...23 seaman_516 2010-1-6 2825583 lulanlanily 2023-2-13 16:20
用过PICOBLAZE的请进! arens 2005-2-21 925502 ywt8888 2016-3-30 15:16
[转帖]Synopsys工具介绍  ...23456..7 一声叹息 2004-9-21 6525448 MARKcz 2023-10-27 09:09
[原创] 特权同学倾情奉献9G海量FPGA学习资料  ...23456..9 rousong1989 2014-3-6 8325486 夏尔 2019-11-19 14:04
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 02:15 , Processed in 0.062854 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块