数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30071|排名: 10

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！

12 3 4 5 6 / 6 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[解决] 基于FPGA高精度TDC设计 ...2 3 4 5 6..7	coyoo 2013-2-18	6439751	霍格沃兹 2022-5-9 16:40
[解决] 在RHEL5.4上安装成功Design Compiler 200809 现在给大家分享下 ...2 3 4 5 6..11	wadezhu 2010-5-2	10733108	mnp55 2019-7-18 21:44
[解决] 时序反标问题 ...2	otogyg 2012-4-6	1315650	renfz 2017-11-16 10:39
[解决] 解决VCS 2016.03仿真Stack trace follows ...2	Jerry张 2018-1-5	1612439	quifei 2022-7-4 18:09
[解决] quartusII曼彻斯特码解码，波形仿真怎么搞不出来呀，， - [悬赏 50 信元资产]	364366191 2010-10-26	512482	glenchan 2010-10-28 14:28
[解决] 如何在vcs文件中产生.vcd格式的文件 ...2	wu_xiaolin_110 2010-10-25	1012357	Qrevlover 2024-2-27 15:04
[解决] 解决ModelSim显示中文乱码 ...2	wushihai 2010-7-3	1812359	雷达信号处理 2016-7-13 20:55
[解决] ISE14.3License破解步骤以及解决Win8不兼容的问题 ...2 3	xiaoyuer598 2014-4-4	2911717	zhang9yeah 2020-2-19 01:24
[解决] 求IUS92通过verdi2009 如何导出fsdb文件？？？？？？？——（问题以解决）	清水一杯 2012-11-7	911619	wlmwxm 2017-9-27 10:35
[解决] pre_layout dc和pt生成的sdf文件+网表进行vcs仿真结果不同	flyingsheep 2013-4-1	210375	hbyu 2013-4-2 22:24
[解决] Verdi查看波形时，某些信号（比如FIFO的寄存器信号）加不进去？ ...2	华胥之国 2019-8-2	129708	xiaojia102003 2019-9-27 17:53
[解决] 突然发现assign用的好少 ...2 3 4	ruiruio4 2009-12-15	359702	bornforhappy 2010-12-13 16:59
[解决] Quartus II MegaWizard Plug-in Manager 真是婊..	keyway 2012-10-24	39557	keyway 2012-10-24 14:25
[解决] 布图布线前 pt生成的sdf文件无法正确sign_off的问题 ...2	flyingsheep 2013-4-1	179518	ningyuan198 2016-12-16 09:59
[解决] chipscope 使用问题	liaolianguiq 2010-1-3	69129	坚脑筋 2015-3-9 19:50
[解决] formality形式验证的必要性	flyingsheep 2013-3-28	98107	Gary.wang 2013-4-7 12:25
[解决] synopsys安装心得 ...2	zengyu2019 2019-12-12	137540	daiwei4287 2023-3-11 09:26
[解决] linux 下安装modelsim license error问题 ...2	A_B_C_D_1 2012-11-22	186948	孙田雨 2016-5-31 15:33
[解决] Modelsim SE 10.0d （vish-4101）Modelsim No objects found matching‘*’的解决	husthuige 2012-10-28	36436	lxjucdos124 2016-7-14 16:43
[解决] 关于synopsys的scl 11.4在ubuntu10.04中的安装问题 ...2	daileyu 2013-6-3	146354	Traviss 2020-3-6 13:14
[解决] 项目外包：用FPGA实现DP接口转eDP接口 ...2	fzfh1219 2020-5-25	126055	潛龍勿用 2023-9-25 22:22
[解决] 求DW_axi_gm pdf文档资料 ...2 3	classfor 2020-10-22	225774	goodluckming 2024-3-21 17:42
[解决] 循环路径的时序约束 ...2	flyingsheep 2013-3-27	145721	znn04006518 2013-12-24 17:02
[解决] Quartus 调用syplify pro 进行综合	lzh4774 2011-4-3	35384	zhaojie657 2013-1-13 19:44
[解决] 请高人指点 Verilog 数字时钟的键盘调时	yzh0122jy 2011-5-12	25333	silencex8 2011-5-14 18:38
[解决] ise design suit 12.1安装遇到的问题	qd0090 2010-7-7	65275	RunningA 2011-3-31 19:32
[解决] Xilinx FPGA ISE_11.1无法新建project和source file解决办法	fanyan861110 2010-11-10	15245	AmoiBB 2010-11-11 08:44
[解决] RedHat rhel 6.7 firefox 启动不了。报错: /usr/lib64/libxul.so: undefined symbol: PL_SizeOfArenaPoolExcludingPool	zjmcc 2020-4-30	85103	机智的学渣 2022-11-13 12:23
[解决] 关于 verilog中 for 的综合问题 ...2	apachee 2010-5-26	114966	zuidongting 2010-6-7 22:50
[解决] 同步多时钟综合问题 ...2	eda—wdy 2015-9-30	154781	Andy126 2018-12-24 14:01
[解决] verilog 仿真时间求余数问题	教父 2013-3-8	24618	教父 2013-3-11 20:43
[解决] XILINX FPGA下载失败，release done bit is NOT 1	雪中月影 2015-3-24	34534	ahmad.reda2019 2022-2-25 07:16
[解决] Design Compiler 中RAM模型最终在工艺库中如何实现	haijiaoyouzi 2011-12-19	94511	hbyu 2013-5-1 17:57
[解决] 编译Xilinx的secureip库，VCS参数的设置	payne_shu 2014-1-15	44365	albertcdy 2016-1-28 18:23
[解决] 怎么样阅读fpga综合生成的文件？	284294022 2012-12-3	04376	284294022 2012-12-3 11:12

12 3 4 5 6 / 6 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30071|排名: 10

快速发帖

站长推荐 /3