数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 30077|排名: 5

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！

12 3 4 5 6 7 8 9 10 ... 489 / 489 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 静态时序检查函数$skew的输入Limit在不同仿真平台有何限制要求	zhangyu_sh 2024-4-2	3172	binnq 昨天 17:51
[求助] verilog中使用task出现的问题 ...2	hxfwdzx 2012-1-3	1317963	binnq 昨天 17:19
[求助] MemoryCompiler Lincese识别不到, 输出错误	mmo 2024-1-24	4499	binnq 昨天 17:10
[求助] 小数分频锁相环量化噪声问题求助	yishuibihan 2020-11-23	82868	binnq 昨天 17:09
[求助] vcs 同步时钟采样问题-deraceclockdata没有用	xingerzh 2023-10-4	7633	binnq 昨天 17:01
[求助] SMIC12nm 的memory compiler 如何使用 ...2 3	yue6688 2021-2-18	288946	binnq 昨天 17:00
[求助] 始终信号能接入到寄存器的D口做逻辑使用吗？ New	Wade_ 昨天 16:40	049	Wade_ 昨天 16:40
[求助] 哪位大佬哥分享一下，我们一般做MCU芯片里面的Flash 模块/IP的资料 New	BRN 前天 16:24	181	深圳华芯昨天 10:31
[求助] 有人用过Synopsys Embedit Integrator吗？ ...2	i_g 2020-7-2	136504	penyu1987 昨天 00:16
[求助] VC Verification IP for SPI的Datasheet New	Ellis 前天 22:12	083	Ellis 前天 22:12
[求助] DC的相关问题	nullptr 2024-3-22	7293	robin0612 前天 16:49
[求助] 华为海思&MTK&龙芯&华芯通&上海复旦微电子&高拓迅达 ...2 3 4 5 6..18	komatsu001 2016-10-27	175111391	Trlest 前天 09:44
[求助] 请问DC综合的set_max_fanout和set_max_capacitance有什么区别呢 New	xingerzh 4 天前	089	xingerzh 4 天前
[求助] 求助 HBM2 High Bandwidth Memory JESD235B/JESD235C spec - [悬赏 100 信元资产] ...2	tonyho0119 2020-5-29	145634	bt6767ak 4 天前
[求助] 该学哪门语言？SystemVerilog VS SystemC ...2 3 4 5 6..26	albe2t 2011-11-22	255131054	yuanpin318 5 天前
[求助] ic设计vs验证 New	yhcao 7 天前	5241	wuruic 5 天前
[求助] 求助一篇paper New	gentle_man 5 天前	1123	DT27 5 天前
[求助] 求Synopsys Design Compiler 2017软件	8i8i9o9o 2023-10-7	6572	hjtfsy21 7 天前
[求助] ASIC SYN大牛看过来：动态时钟切换MUX怎么约束？ ...2	gwbing 2018-9-1	117681	GUSS 7 天前
[求助] Synopsys DC工艺库的使用	安大卢小帅 2024-2-26	2378	xiaojiah 7 天前
[求助] 高通待遇 New	yhcao 7 天前	0247	yhcao 7 天前
[求助] 求助关于NangateOpenCellLibrary的问题	小茂 2014-4-15	33390	ilxsh 7 天前
[求助] 求帮忙，写断言时，使用\|->操作符，vcs报错 New	like_play_nt 7 天前	1116	like_play_nt 7 天前
[求助] 求教上华0.5um工艺库怎么安装？	梦一直听不懂 2013-5-3	93327	D.BY 2024-4-16 15:55
[求助] 求助！！！！vivado选fpga时，这个型号中的civ是什么意思！ - [已解决]	kaw1 2023-5-13	81311	kaw1 2024-4-16 15:16
[求助] 求助！cadence的simvision中的波形如何设置成2进制的？	大容子 2024-3-14	3178	大容子 2024-4-15 19:44
[求助] 烧录失败	spring_biubiu~ 2024-4-15	084	spring_biubiu~ 2024-4-15 15:00
[求助] ！！求Verilog中case功能的综合优化算法！！	YYTS 2024-4-14	1175	YYTS 2024-4-14 17:50
[求助] 如何自动对异步fifo进行功能验证？	钢铁孙 2017-4-4	53411	亮晶晶~ 2024-4-13 16:29
[求助] 数字芯片新工艺评估流程	zhx_sm 2023-2-6	2929	FrozenlipX 2024-4-12 15:54
[求助] spyglass 做nlint分析为什么不报位宽不匹配？	janlesion 2022-9-21	71942	IC求知者 2024-4-12 14:58
[求助] 求助实现一个公式的计算	yl_070 2024-4-12	2202	yl_070 2024-4-12 14:38
[求助] 请教各位，verdi波形查看，打开波形后部分信号是NF ...2	kdfeifeng 2018-4-19	1420754	wanhlin 2024-4-11 17:38
[求助] questasim仿真时选择simulate without optimization报错	fuxiaolicaicai 2020-5-11	53613	Zel 2024-4-11 17:00
[求助] 逻辑综合产生的Timing 和 Cell报告中的属性是什么意思？	Wade_ 2024-4-11	0155	Wade_ 2024-4-11 16:36

12 3 4 5 6 7 8 9 10 ... 489 / 489 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 30077|排名: 5

快速发帖

站长推荐 /3