数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30071|排名: 10

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 3 4 5 6 789 10 11 12 ... 860 / 860 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] Verilog里面位宽[31:00]和[31:0]有什么区别？	helimpopo 2024-1-1	3534	lurenjie123 2024-1-4 10:49
[求助] 关于sram设计的疑惑	justicelin 2023-12-31	3532	临界 2024-1-17 19:34
[求助] 用verilog实现加减法	混合江小白 2023-12-29	2539	出尘入世 2024-1-3 12:36
[求助] vcs编译时钟频率求助	Aaronlmy 2023-12-29	2382	AlvinRolling 2024-1-11 20:11
[求助] 请问大家都是如何梳理代码的	jackyspy 2023-12-29	3449	出尘入世 2024-1-3 12:40
[求助] Modelsim仿真报错--变量未定义	时间在走人在变 2023-12-28	3437	时间在走人在变 2024-1-2 14:03
[求助] 片上sram使用疑惑 - [悬赏 20 信元资产]	GloriaMoran 2023-12-28	4466	GloriaMoran 2023-12-29 10:37
[求助] 脉冲拖尾 - [悬赏 200 信元资产]	icccccccc 2023-12-28	1360	harry_hust 2023-12-28 10:50
[求助] spyglass lint 输出接口无驱动，为什么报不出来	comeon_lsl1 2023-12-27	4366	comeon_lsl1 2024-1-4 20:31
[求助] Synopsys的dc使用smic18工艺库综合出来的面积单位是什么？ - [售价 30 信元资产]	zzw_2000 2023-12-27	2295	zzw_2000 2023-12-27 10:38
[求助] 想问问大家关于功耗评估工具PTPX的误差	创芯101 2023-12-26	5527	创芯101 2024-1-29 09:31
[求助] spyglass fatal 求助大佬指教！	FinnIC 2023-12-26	3316	loglong 2023-12-28 14:19
[求助] 求助，本人在做三阶调制器时遇到积分器输出过大的问题求助各位帮忙看看是那的问题 ...2	大容子 2023-12-26	11542	gtfei 2023-12-28 11:33
[讨论] 数字设计里需要的模拟电路知识	BellaYang 2023-12-25	8551	kyaaaa 2024-1-2 10:37
[求助] 请教一下，eFlash里面的Row Redundancy应该怎么用？	临界 2023-12-25	2355	临界 2024-1-2 14:45
[求助] 挖矿算法verilog实现求助 - [阅读权限 255]	伏黑甚尔 2023-12-24	0238	伏黑甚尔 2023-12-24 23:06
[求助] 求《数字设计和计算机体系结构》习题答案	费米能级 2023-12-24	0353	费米能级 2023-12-24 20:03
[求助] pt中hold违例的情况与icc中不同的问题	aaaalei 2023-12-24	2372	zero_0 2024-1-5 17:32
[求助] pt中check_timing报出有endpoint没有max delay，在dc中则没有报出	aaaalei 2023-12-24	0303	aaaalei 2023-12-24 17:40
[求助] 多核垂直堆叠,多核电压堆叠，电压堆叠，简单多核实现求助 - [阅读权限 255]	伏黑甚尔 2023-12-24	0166	伏黑甚尔 2023-12-24 11:06
[求助] 请问这是什么结构，该如何分析	Mrikato 2023-12-24	8557	BJTUWKF 2023-12-25 12:50
[求助] 二进制小数除法怎么设计成并行电路？	Wade_ 2023-12-22	2432	jiangnaner 2023-12-22 19:27
[求助] 关于分频时钟用来的抽取采样的问题	COOL_红冰 2023-12-22	5351	haimo 2023-12-25 11:14
[求助] 大佬进来，这种时序如何分析	Anturze 2023-12-21	1357	愤斗的香蕉 2023-12-22 10:16
[求助] LEC时DW IP要怎么处理？ - [悬赏 100 信元资产]	flyskyseu 2023-12-21	5488	flyskyseu 2023-12-25 09:40
[求助] 关于触发器异步复位的问题	OneLastKiiss 2023-12-20	8555	出尘入世 2024-1-3 09:03
[求助] 锁存器（LATCH）的verilog写法？ ...2	283145107 2023-12-20	11925	yuanpin318 2024-1-15 19:57
[求助] 对于自己设计的测试向量生成器，如何让它对某个待测电路产生激励并分析故障覆盖率 - [悬赏 200 信元资产]	SICETN 2023-12-19	0425	SICETN 2023-12-19 17:20
[求助] verilogAMS可以用modelsim仿真吗	alex_fd12 2023-12-19	1350	liuguangxi 2023-12-20 11:13
[求助] 如何生成50Hz滤波器的抽头系数	方出旭旭 2023-12-19	3413	liuguangxi 2023-12-20 11:20
[求助] ram IP	007无敌 2023-12-18	4507	007无敌 2024-1-16 16:04
[原创] 从以太网或者wifi进来的数据CPU 如何接收？	badegg3 2023-12-17	10505	atsga 2023-12-24 23:44
[求助] VerilogA代码error求助 - [已解决]	Ichika丶 2023-12-15	51103	zt_ic222 2023-12-15 20:50
[求助] 有人懂NAND gate下的贴近output的2个pn结的电压变化吗。	ETF6688 2023-12-15	1387	ETF6688 2023-12-15 13:35
[求助] 有人知道p+ n和 n+ p在这里的区别吗	ETF6688 2023-12-14	5454	ETF6688 2023-12-14 15:53

1 ... 3 4 5 6 789 10 11 12 ... 860 / 860 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30071|排名: 10

快速发帖

站长推荐 /3