设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (138) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 30071|排名: 12 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[原创] wifi6  ...2 qianqian123 2024-1-15 10754 binnq 2024-2-1 14:00
悬赏 [求助] sram先写再读出问题QAQ - [已解决] attach_img GloriaMoran 2024-1-15 6474 zhongzhetao 2024-1-16 15:39
[原创] 最近写了一个psram controller whatismoney 2024-1-15 3487 A-tian 5 天前
[求助] Xilinx Vivado 18.3 DDR3 MIG IP with AXI4 interface 写入功能错乱 新人帖 attach_img 矿工联盟盟主 2024-1-15 6445 矿工联盟盟主 2024-1-19 15:38
[求助] 有没有大神用synopsys的DWC_XGMAC arccosx 2024-1-15 0253 arccosx 2024-1-15 10:59
[求助] 进位旁路加法器的关键路径 attach_img zhujianhuax 2024-1-14 1406 kuangjianghua 2024-1-15 09:41
[原创] 这个项目就是当时的总监说打算几个月做出来的 dodoee 2024-1-14 1695 rvisk 2024-1-24 08:39
[原创] 求wifi6 ip lxtx603 2024-1-13 1463 lxtx603 2024-1-17 15:44
[原创] 前端设计的代码优化 数学必考150 2024-1-12 6682 naNo_cc 2024-2-21 09:38
[求助] 用DC逻辑综合的时候输入check_timing之后报错 thrallzy 2024-1-11 0315 thrallzy 2024-1-11 21:46
[求助] tessent 扫描链插入出错。请各位帮忙看一下什么原因，谢谢。 新人帖 attachment lzx20000122 2024-1-11 3646 Lentau 2024-1-25 21:51
[讨论] debussy 如何加载 parameter文件？就是include里面的文件 feitengyu 2024-1-11 2328 gaurson 2024-1-12 20:46
[原创] Malogic FPGA Board 优惠活动 attach_img dodoee 2024-1-11 2343 dodoee 2024-1-12 08:18
[求助] Verdi导出RTL代码中instance路径 Blue_IC 2024-1-10 4390 夏尔 2024-1-12 10:43
[解决] Verdi打开filelist问题 kyaaaa 2024-1-10 4368 kyaaaa 2024-1-10 17:23
[求助] error: too many initializers sins17 2024-1-10 0212 sins17 2024-1-10 15:06
[求助] 关于dc综合后时序报告的一些疑惑 打不出空白 2024-1-10 7476 robin0612 2024-2-28 17:00
[求助] POR和BOR的区别 Alex_Liu95 2024-1-10 1526 freemanhans 2024-1-11 16:46
[解决] 代码综合以后，资源没有or 不显示是什么原因 attach_img 西西在冰城 2024-1-10 0376 西西在冰城 2024-1-10 10:55
[讨论] 小规模ASIC芯片架构如何设计？可通过接口进行参数配置 helimpopo 2024-1-10 5486 fuxugang 2024-1-22 10:14
[解决] Verdi可以不通过vcs编译直接看code吗 kyaaaa 2024-1-9 2451 kyaaaa 2024-1-9 20:39
[讨论] 在存储器构建中，什么时候使用寄存器，什么时候使用SRAM  ...2 xujieming 2024-1-9 11706 kk2009 2024-1-14 09:47
[求助] 纯组合逻辑的模块在时序路径中的约束 新人帖 打不出空白 2024-1-9 1343 莫名晴天 2024-1-9 17:15
[求助] ICC报错 新人帖 liuqlh 2024-1-9 2334 liuqlh 2024-2-29 17:49
悬赏 [求助] windows下的vivado可以和vcs联合吗 - [已解决] 不伤人的地雷 2024-1-8 5477 jjm_997 2024-2-5 09:44
[原创] 设了multicycle又设了异步会有啥情况出现 马奔 2024-1-8 1327 hxy2018 2024-1-8 12:04
[原创] 国企 急需验证负责人 北京 微电子猎头 2024-1-5 0386 微电子猎头 2024-1-5 17:21
[求助] 求dw pcie rp databook. 不是DM helloamigos 2024-1-5 0271 helloamigos 2024-1-5 15:16
悬赏 [求助] 综合时cell选用求助 - [悬赏 100 信元资产] watertree 2024-1-5 7491 watertree 2024-1-13 13:33
[求助] VCS netlist仿真没有sdf反标怎么处理 zhijun_wang 2024-1-4 1344 zero_0 2024-1-5 12:16
[讨论] 设计要懂验证吗？ Wade_ 2024-1-3 5621 Wade_ 2024-1-15 15:29
[原创] generate clk 定义在output port（PAD）上 新人帖 iatach 2024-1-3 2343 iatach 2024-1-8 14:38
[求助] 数字电路如何从门级反推行为级 Mrikato 2024-1-2 3401 AlvinRolling 2024-1-11 20:12
[讨论] SRAM nmos bug? scutlee 2024-1-2 2352 scutlee 2024-1-2 18:35
[求助] SRAM尺寸设计 xduic 2024-1-2 2430 andyfan 2024-1-14 10:06
下一页 »
1 ...234567891011... 860下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-19 13:54 , Processed in 0.062683 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块