EETOP 创芯网论坛 (原名:电子顶级开发网)

便捷登录,只需一步

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP创芯大讲堂畅销课程原价购买赠信元
收起/展开 收藏本版 (41) |订阅

FPGA/ASIC/IC前端设计 今日: 19 |主题: 27075|排名: 7 

讨论区只允许讨论交流不允许上传资料,更不允许任何形式的灌水!
投票 [讨论] 讨论一下xilinx vivado使用版本情况,寻找最稳定版本,谢谢大家  ...2 id1563662788 2020-4-9 192907 StopMe 昨天 16:06
[讨论] altera nios ii挂载自己的i2c IP attachment  ...234 ppxing123 2015-1-22 315324 liming_nefu 昨天 13:59
[讨论] Verilog PLI是做什么用的? bu2zhouzhu 2014-5-1 41412 iNostory 6 天前
[讨论] 有人会解dw_iip_axi_2020.03a.run?  ...2 jacky_mx 2020-4-9 10729 axhanker 2020-8-4 16:57
[讨论] IC设计十年,这个账户12年,大家有啥想问的随便问,大牛路过就好,主要是新人们 digest  ...23456..11 rvisk 2017-12-15 10819284 abcliuya 2020-7-24 17:30
[讨论] MCU总线结构中关于cache的问题 attach_img  ...2 mysoul 2020-7-15 14476 mysoul 2020-7-23 10:50
[讨论] 关于SGMII接口实现千兆以太网 西南山谷 2017-2-22 31688 BruceLone 2020-7-22 22:12
[讨论] a=!(b)与a=!(|b) 有什么区别, verilog  ...2 bandit 2010-4-2 144472 西南山谷 2020-7-20 15:41
[讨论] 一块FPGA可以同时工作在几个时钟频率下? kalelshey 2013-8-1 62514 nm2012 2020-7-13 01:08
[讨论] DC中这种时钟设计应该如何进行约束 attach_img SKILLER 2013-12-10 91636 liu675 2020-7-11 15:40
[讨论] LFSR一个时钟周期想跳转32个状态,怎样的实现方式既节约资源,速度又快? 半人小马 2016-9-25 91138 henry.wang 2020-7-10 17:35
悬赏 [讨论] 8个8bit*8bit乘法器,消耗多少个DSP资源? - [悬赏 100 信元资产] zhanghui110 2020-7-5 4642 Jungolf 2020-7-9 11:53
[讨论] IC 设计期刊 494693243 2020-2-19 6540 失忆x 2020-7-7 17:51
[讨论] fpga中怎么实现两个inout脚直连 iyaowu 2010-8-13 54423 gatusokaka 2020-7-6 20:22
[讨论] 我的五级流水线在读取指令的时候不执行if else 的跳转 新人帖 lllluo 2020-6-29 1190 张成宇102 2020-6-29 12:03
[讨论] 这几句话就提现了流水线操作吗? 新人帖 attachment PayPal 2020-6-23 3715 PayPal 2020-6-24 23:51
[讨论] 请教各位大拿一个问题,欢迎讨论 id1563662788 2020-6-22 3266 goco 2020-6-22 18:28
[讨论] 某公司招聘FPGA设计工程师,部分笔试题 Willa.Wei 2020-6-12 2337 Willa.Wei 2020-6-15 17:12
[讨论] ModelsimSE & debussy FPGA仿真 浪海 2020-6-9 0164 浪海 2020-6-9 10:18
[讨论] 免费EDA工具,免安装,仅限学习目的使用 attachment  ...23456..7 iNostory 2018-10-3 6911286 gliss6306 2020-6-4 03:44
悬赏 [讨论] vcs2016编译不成功 - [悬赏 100 信元资产] luoyanghero 2020-5-18 5402 wlmwxm 2020-5-28 11:24
[讨论] XDC 高级IO 约束的疑问 attach_img 494693243 2020-5-22 1198 494693243 2020-5-26 16:59
[讨论] 自己写的DDR2控制器(含PHY)在FPGA上跑到1066了【27楼更新手动PR/时钟树介绍】 attachment digest agree  ...23456..24 Timme 2012-8-10 23370701 aei23 2020-5-21 13:47
[讨论] 今天华为面试题:异步FIFO读时钟是写时钟的100倍,或者写是读的100倍会出现什么问题? attachment digest  ...23456..11 hiwzy 2016-9-11 10732009 ll_ago 2020-5-19 17:34
[讨论] 有没有哪位大神给点关于 温度计码转 二进制码 的一些建议啊~~  ...2 hysterialee 2012-6-8 107122 petit_citron 2020-5-18 19:26
[讨论] 这些常用IC设计网站,有哪些你熟悉的 chendiyi 2020-5-15 0302 chendiyi 2020-5-15 14:01
[讨论] Verilog的赋值有什么用处,见下图 阳光夏向日葵 2019-11-26 3331 mabin99 2020-5-14 10:44
[讨论] 有关硕士研究生教学的一些思考 jude99 2020-5-2 2316 jude99 2020-5-13 09:44
[讨论] 如何提高ASIC 设计能力 494693243 2020-4-23 2459 494693243 2020-5-9 16:37
[讨论] 关于贴"PCIE x4 Gen2 高速数据传输, 包括所有源代码,驱动和PC端程序"  ...2 xfreestar 2016-7-24 131944 jackhb007 2020-5-1 17:27
[讨论] 不推荐用Python等软件语言直接设计IC 九鼎 2018-4-26 61129 ericyuhaotong 2020-4-28 17:45
[讨论] 大家认为一个合格的前端设计应该具备什么样子的能力 风释怀 2020-4-20 10449 awangsong2012 2020-4-27 23:21
[讨论] dc/sta工具set input delay和set output delay的设置细节讨论 西门电工 2020-4-26 0243 西门电工 2020-4-26 10:00
[讨论] 一个低级问题, 芯片消耗的能量都到哪里去了 ? lingking 2020-4-19 1301 gaurson 2020-4-20 17:35
[讨论] nc或vcs支不支持多核或多cpu仿真 chenfengrugao 2016-6-7 81697 VICKY_EE 2020-4-16 16:39
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

关闭

小黑屋| 关于我们| 联系我们| 在线咨询 |  EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2020-8-12 20:09 , Processed in 0.055206 second(s), 8 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

返回顶部 返回版块