ET创芯网论坛(EETOP)

找回密码

  登录   注册  

搜帖子
汽车电子资料大全(下载奖励300信元)
收起/展开 收藏本版 (16) |订阅

FPGA/ASIC/IC前端设计 今日: 1 |主题: 26483|排名: 9 

讨论区只允许讨论交流不允许上传资料,更不允许任何形式的灌水!
[解决] win7 ubuntu11.04双系统上成功安装synopsys DesignCompiler2008.09及相关软件  ...23456..9 caoshangfei 2011-9-12 8427090 kiwis_ma 2019-3-20 21:30
[解决] 在RHEL5.4上安装成功Design Compiler 200809 现在给大家分享下 attachment agree  ...23456..11 wadezhu 2010-5-2 10718381 mnp55 2019-7-18 21:44
[解决] 基于FPGA高精度TDC设计 attachment digest  ...23456 coyoo 2013-2-18 5816148 coyoo 2019-5-20 10:49
[解决] synplify 不用暴力 破解 crack attach_img  ...23456..7 woai2020 2015-5-20 6011800 gyong22 2019-5-29 14:01
[解决] 时序反标问题  ...2 otogyg 2012-4-6 139017 renfz 2017-11-16 10:39
悬赏 [解决] quartusII曼彻斯特码解码,波形仿真怎么搞不出来呀,, - [悬赏 50 信元资产] 364366191 2010-10-26 58872 glenchan 2010-10-28 14:28
[解决] 解决ModelSim显示中文乱码  ...2 wushihai 2010-7-3 188604 雷达信号处理 2016-7-13 20:55
[解决] 求IUS92通过verdi2009 如何导出fsdb文件???????——(问题以解决) 清水一杯 2012-11-7 97634 wlmwxm 2017-9-27 10:35
[解决] chipscope 使用问题 liaolianguiq 2010-1-3 67401 坚脑筋 2015-3-9 19:50
[解决] Quartus II MegaWizard Plug-in Manager 真是婊.. keyway 2012-10-24 37079 keyway 2012-10-24 14:25
[解决] ISE14.3License破解步骤以及解决Win8不兼容的问题 attachment  ...23 xiaoyuer598 2014-4-4 287086 wm8862 2017-7-21 11:52
[解决] pre_layout dc和pt生成的sdf文件+网表进行vcs仿真结果不同 flyingsheep 2013-4-1 27002 hbyu 2013-4-2 22:24
[解决] formality形式验证的必要性 flyingsheep 2013-3-28 95455 Gary.wang 2013-4-7 12:25
[解决] 布图布线前 pt生成的sdf文件无法正确sign_off的问题 attach_img  ...2 flyingsheep 2013-4-1 175113 ningyuan198 2016-12-16 09:59
[解决] 如何在vcs文件中产生.vcd格式的文件 wu_xiaolin_110 2010-10-25 74880 anlizan 2019-5-31 10:06
[解决] 突然发现assign用的好少  ...234 ruiruio4 2009-12-15 354685 bornforhappy 2010-12-13 16:59
[解决] Modelsim SE 10.0d (vish-4101)Modelsim No objects found matching‘*’的解决 husthuige 2012-10-28 34248 lxjucdos124 2016-7-14 16:43
[解决] linux 下安装modelsim license error问题 attach_img  ...2 A_B_C_D_1 2012-11-22 184020 孙田雨 2016-5-31 15:33
[解决] ise design suit 12.1安装遇到的问题 attachment qd0090 2010-7-7 63912 RunningA 2011-3-31 19:32
[解决] 请高人指点 Verilog 数字时钟的键盘调时 yzh0122jy 2011-5-12 23806 silencex8 2011-5-14 18:38
[解决] 循环路径的时序约束 attach_img  ...2 flyingsheep 2013-3-27 143589 znn04006518 2013-12-24 17:02
[解决] Quartus 调用syplify pro 进行综合 lzh4774 2011-4-3 33519 zhaojie657 2013-1-13 19:44
[解决] Xilinx FPGA ISE_11.1无法新建project和source file解决办法 attachment fanyan861110 2010-11-10 13415 AmoiBB 2010-11-11 08:44
[解决] verilog 仿真时间求余数问题 教父 2013-3-8 23237 教父 2013-3-11 20:43
[解决] 解决VCS 2016.03仿真Stack trace follows attachment  ...2 Jerry张 2018-1-5 133043 abner_cheng 2019-5-14 21:19
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /3 下一条

关闭

小黑屋|关于我们|联系我们|ET创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2019-11-13 05:49 , Processed in 0.053927 second(s), 9 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

返回顶部 返回版块