EETOP 创芯网论坛 (原名:电子顶级开发网)

便捷登录,只需一步

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP创芯大讲堂畅销课程原价购买赠信元
收起/展开 收藏本版 (41) |订阅

FPGA/ASIC/IC前端设计 今日: 0|主题: 27077|排名: 4 

讨论区只允许讨论交流不允许上传资料,更不允许任何形式的灌水!
[解决] win7 ubuntu11.04双系统上成功安装synopsys DesignCompiler2008.09及相关软件  ...23456..9 caoshangfei 2011-9-12 8429443 kiwis_ma 2019-3-20 21:30
[解决] 基于FPGA高精度TDC设计 attachment digest  ...23456..7 coyoo 2013-2-18 6119928 henry_sz 2020-5-5 18:31
[解决] 在RHEL5.4上安装成功Design Compiler 200809 现在给大家分享下 attachment agree  ...23456..11 wadezhu 2010-5-2 10719735 mnp55 2019-7-18 21:44
[解决] synplify 不用暴力 破解 crack attach_img  ...23456..7 woai2020 2015-5-20 6013490 gyong22 2019-5-29 14:01
[解决] 时序反标问题  ...2 otogyg 2012-4-6 1310605 renfz 2017-11-16 10:39
悬赏 [解决] quartusII曼彻斯特码解码,波形仿真怎么搞不出来呀,, - [悬赏 50 信元资产] 364366191 2010-10-26 510347 glenchan 2010-10-28 14:28
[解决] 解决ModelSim显示中文乱码  ...2 wushihai 2010-7-3 189184 雷达信号处理 2016-7-13 20:55
[解决] 求IUS92通过verdi2009 如何导出fsdb文件???????——(问题以解决) 清水一杯 2012-11-7 98652 wlmwxm 2017-9-27 10:35
[解决] pre_layout dc和pt生成的sdf文件+网表进行vcs仿真结果不同 flyingsheep 2013-4-1 28446 hbyu 2013-4-2 22:24
[解决] 关于近期synopsys工具license即将过期的解决办法 新人帖 attachment  ...23456 Double_YY 2019-12-14 538136 maybe1977 7 天前
[解决] chipscope 使用问题 liaolianguiq 2010-1-3 67991 坚脑筋 2015-3-9 19:50
[解决] Quartus II MegaWizard Plug-in Manager 真是婊.. keyway 2012-10-24 37777 keyway 2012-10-24 14:25
[解决] ISE14.3License破解步骤以及解决Win8不兼容的问题 attachment  ...23 xiaoyuer598 2014-4-4 297775 zhang9yeah 2020-2-19 01:24
[解决] 如何在vcs文件中产生.vcd格式的文件 wu_xiaolin_110 2010-10-25 76251 anlizan 2019-5-31 10:06
[解决] formality形式验证的必要性 flyingsheep 2013-3-28 96141 Gary.wang 2013-4-7 12:25
[解决] 布图布线前 pt生成的sdf文件无法正确sign_off的问题 attach_img  ...2 flyingsheep 2013-4-1 175805 ningyuan198 2016-12-16 09:59
[解决] 突然发现assign用的好少  ...234 ruiruio4 2009-12-15 355014 bornforhappy 2010-12-13 16:59
[解决] Modelsim SE 10.0d (vish-4101)Modelsim No objects found matching‘*’的解决 husthuige 2012-10-28 34741 lxjucdos124 2016-7-14 16:43
[解决] 解决VCS 2016.03仿真Stack trace follows attachment  ...2 Jerry张 2018-1-5 144672 星垂晓雾 2020-3-26 21:23
[解决] linux 下安装modelsim license error问题 attach_img  ...2 A_B_C_D_1 2012-11-22 184275 孙田雨 2016-5-31 15:33
[解决] 请高人指点 Verilog 数字时钟的键盘调时 yzh0122jy 2011-5-12 24122 silencex8 2011-5-14 18:38
[解决] Quartus 调用syplify pro 进行综合 lzh4774 2011-4-3 34068 zhaojie657 2013-1-13 19:44
[解决] ise design suit 12.1安装遇到的问题 attachment qd0090 2010-7-7 64026 RunningA 2011-3-31 19:32
[解决] Xilinx FPGA ISE_11.1无法新建project和source file解决办法 attachment fanyan861110 2010-11-10 14052 AmoiBB 2010-11-11 08:44
[解决] 循环路径的时序约束 attach_img  ...2 flyingsheep 2013-3-27 143749 znn04006518 2013-12-24 17:02
[解决] verilog 仿真时间求余数问题 教父 2013-3-8 23603 教父 2013-3-11 20:43
[解决] 怎么样阅读fpga综合生成的文件? 284294022 2012-12-3 03445 284294022 2012-12-3 11:12
[解决] CIC滤波器谁做过啊 dreamings 2013-9-3 83280 wlliamwang 2015-5-15 21:40
[解决] quartusII Programmable Pre-Emphasis 设置 h2o_freely 2010-8-17 13073 h2o_freely 2010-8-20 09:30
[解决] 关于synopsys的scl 11.4在ubuntu10.04中的安装问题  ...2 daileyu 2013-6-3 143134 Traviss 2020-3-6 13:14
[解决] ISE中调用modelsim出现的问题 attach_img wjw576657631 2011-9-29 82971 金大吉 2013-5-28 14:04
[解决] 关于 verilog中 for 的综合问题  ...2 apachee 2010-5-26 112783 zuidongting 2010-6-7 22:50
[解决] 编译Xilinx的secureip库,VCS参数的设置 payne_shu 2014-1-15 42763 albertcdy 2016-1-28 18:23
[解决] Deisgn Compiler has not been enabled的解决问题 lulugui 2010-1-7 42710 hysin 2010-7-24 22:56
[解决] 在建立MicroBlaze时遇到问题(SDK中)下载FPGA程序出错 attach_img du520xi 2013-10-11 62584 西南山谷 4 天前
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

关闭

小黑屋| 关于我们| 联系我们| 在线咨询 |  EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2020-8-14 08:51 , Processed in 0.059046 second(s), 9 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

返回顶部 返回版块